数字电路实验报告

1、 数字电路实验报告 数字电路实验报告 实验一 组合逻辑电路分析一 实验目的1.熟悉基本逻辑电路的特点。2.熟悉各类门的实物元件以及元件的使用和线路连接。3.学会分析电路功能。二 实验原理1.利用单刀双掷开关的双接点，分别连接高电平和低电平，开关的掷点不同，门电路输入的电平也不同。2.门电路的输出端连接逻辑指示灯，灯亮则输出为高电平，灯灭则输出低电平。3.依次通过门电路的输入电平与输出电平，分析门电路的逻辑关系和实现的逻辑功能。三 实验元件1.74LS00D 2.74LS20D四、实验内容组合逻辑电路分析 组合逻辑电路分析真值表 实验真值表ABCDX10000000010001000011101

2、0000101001100011111000010010101001011111001110111110111111 由实验逻辑电路图可知：输出 ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。密码锁问题密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD是什么？ 密码锁实验真值表实验真值表ABCDX1X200000100010100100100110101000101010101100101110110000110011010100110110111000111010

3、1111001111101实验结果分析： 由真值表可知：当ABCD为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD为1001。因而，可以得到：,。实验二 组合逻辑实验（一）半加器和全加器一、实验目的1.熟悉用门电路设计组合电路的原理和方法步骤。二、预习内容1.复习用门电路设计组合逻辑电路的原理和方法步骤。2.复习二进制数的运算。 （1）用“与非”门设计半加器的逻辑图。 （2）完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图。 （3）完成用“异或”门设计的3变量判奇电路的原理图。三、参考元件1.74LS283（集成超前4位进位加法器）

4、 2.74LS00 （四2输入与非门）3.74LS51 （双与或非门） 4.74LS136（四2输入异或门）四、实验内容用与非门组成半加器由理论课知识可知：根据上式，设计如下电路图：得到实验数据表格所得如下：被加数0101加数0011和0110新进位0001用异或门、与或非门、与非门组成全加器由理论课知识可知：=根据上式，设计如下电路： 实验数据表格所得如下：被加数01010101加数00110011前级进位00001111和01101001新进位00010111用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0。根据题目要求可知：输出,则可以设计出如下电路：根据上图，

5、可以得到如下实验数据表格：输入A00001111输入B00110011输入C01010101输出L01101001“74LS283”全加器逻辑功能测试 当加数和被加数分别为0111和0001时 当加数和被加数分别为1001和0111时利用74LS283进行如下表格中的测试：被加数01111001加数00010111前级进位0或10或1和1000或10010000或0001新进位0或01或1实验三 组合逻辑实验（二）数据选择器和译码器的应用一、实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。二、预习内容1.了解所用元器件的逻辑功能和管脚排列2.复习有关数据选择器和译码器的内容3.用

6、八选一数据选择器产生逻辑函数和4.用3线-8线译码器和与非门构成一个全加器三、参考元件1.数据选择器74LS151 2.38线译码器74LS138四、实验内容1.数据选择器的使用： 当使能端EN=0时，Y是、和输入数据的与或函数，其表达式为：。式中是、构成的最小项，显然当=1时，其对应的最小项在与或表达式中出现。当=0时，对应的最小项就不出现。利用这一点，不难实现组合逻辑电路。 将数据选择器的地址信号、作为函数的输入变量，数据输入-作为控制信号，控制各个最小项在输出逻辑函数中是否出现，使能端始终保持低电平，这样，八选一的数据选择器就成为一个三变量的函数产生器。用八选一的数据选择器74LS151

7、产生逻辑函数将上式写成如下形式：。该式符合表达式1的标准形式，显然、都应该等于1，而式中没有出现的最小项、，它们的控制信号、都应该等于0，由此可画出该逻辑函数产生器的逻辑图：经过实验验证，得到如下真值表：ABCL00000011010001111000101011011111 由实验所得真值表可知：此逻辑电路能实现逻辑表达式 的功能。 用八选一的数据选择器74LS151产生逻辑函数，根据上述原理自行设计逻辑图，并验证实际结果。=由以上最小项形式可以设计如下逻辑电路图：实验测的真值表如下：ABCL00000011010201101001101011001111 由真值表可看出，当A、B、C 3个

8、输入变量中1的个数为奇数时，输出为1，否则输出为0。2.3线-8线译码器的应用 用3-8线译码器74LS 138和与非门构成一个全加器，写出逻辑表达式并设计逻辑电路图。验证实际结果。全加器的和与新进位的表达式如下：=做出如下逻辑电路图：通过实验得到如下真值表：AiBiCi-1SiCi0000000110010100110110010101011100111111通过真值表中的数据可以看出，按照上图的逻辑电路可以做成全加器。3.扩展内容 用一片74LS151构成四变量的判奇电路。 画出如下电路图：通过实验得到如下真值表：ABCDL000000001100101001100100101010011

9、00011111000110010101001011111000110111110111110实验四 触发器和计数器一、实验目的1.熟悉触发器的基本逻辑功能和原理2.了解二进制计数器的工作原理3.设计并验证十进制、六进制计数器二、预习内容 1.复习有关R-S触发器，J-K触发器，D触发器的内容。2.预习有关计数器的工作原理。3.用J-K触发器组成三进制计数器，设计电路图。4.用74LS163和与非门组成四位二进制计数器，十进制计数器，六进制计数器。设计电路图。 三、参考元件1.74LS00四反相器 2.74LS107双JK触发器3.74LS74双D触发器 4.74LS63可预置四位二进制计数器

10、（同步清零）四、实验内容 1.RS触发器逻辑功能测试用一块74LS00与非门构成R-S触发器，用万用表测量及的电位，并记录于下表中：RSQQ触发器电位0101低电位1010高电位11QQ保持0011不确定2.六进制计数器3.十进制计数器4.六十进制计数器 实验五 数字电路综合实验一、实验目的1. 学会计数器、译码器、显示器等器件的使用方法。2. 学会用它们组成具有计数、译码、显示等功能的综合电路，并了解它们的工作原理。二、预习内容1. 复习有关计数器、译码器、寄存器、显示器的内容。2. 熟悉有关元器件的管脚排列。3. 设计十进制计数译码显示电路。画出电路器。三、参考元件 译码器74LS248、

11、计数器74LS169、共阴极七段显示器各一片。四、实验内容1. 按自行设计电路图接线。2. 合上电源。当计数器预置初始状态“0000”后，将“置数”改为“1”态，由CP输入1HZ的连续方波。检查输入脉冲与显示器上显示的十进制数字是否相符。五、分析实验结果并讨论 利用上述方法，能否扩大成0-99的计数、译码、显示电路？计数器的进位如何实现？答：可以扩大成100进制的计数、译码显示电路，利用两块计数器、两块译码器和两个显示器，组合后就能有以上功能。可以设计成如下电路：期末考试 数字秒表一、实验目的1. 了解数字计时装置的基本工作原理和简单设计方法。2. 熟悉中规模集成器件和半导体显示器的使用。3. 了解简单数字装置的调试方法，验证所设计的数字秒表的功能。二、预习内容1. N进制计数器、一码显示电路的工作原理和设计方法。2. 所用器件的功能和外部引线排列。三、参考元件 集成元件：555定时器 一