三维高密度组装技术的发展及新成果

1、 课 题： 三维高密度组装技术的发展 及新成果 院 （系） 专 业： 学生姓名： 学 号： 三维高密度组装技术的发展及新成果 XXX （桂林电子科技大学 机电工程学院，广西 桂林 541004）摘 要：三维高密度封装技术是一种可实现电子产品小尺寸、轻重量、低功耗、高性能和低成本的先进封装技术，该技术已广泛用于手机、数码相机、MP4及其他的便携式无线产品, 是微电子学领域的一项重大变革技术，对现代化的计算机、自动化、通讯业等领域将产生重大影响。随着人们对手持式电子设备不断提出的微型化、多功能化和集成化的需求，转化为采用三维（3D）方式装配印制电路板（PCB）强大推动力。为满足电子产品轻、薄、小以

2、及系统集成的需求,各种新的封装结构正在不断推出. 三维封装(3D packages)愈来愈受到重视。本文概述了三维高密度组装思想在芯片封装领域的应用。 关键词：三维组装技术；3D-MCM；PIP；PoP；TSV；高密度封装；芯片堆叠 Three-dimensional high-density assembly technology development and new achievements                

3、0;                         XXX (School of Mechanical and Electrical Engineering of the Guilin University of Electronic Technology , Guilin, Guangxi 541004,China)Abstract: Three-dim

4、ensional high-density packaging technology is an enabling electronic products small size, light weight, low power consumption, high performance and low cost advanced packaging technology, which has been widely used in mobile phones, digital cameras, MP4 and other portable wireless products, is a maj

5、or field of microelectronics revolution technology, the modern computer, automation, communications and other areas will have a significant impact. As people continue to raise handheld electronic device miniaturization, multi-functional and integration requirements, into a three-dimensional (3D) mod

6、e assembled printed circuit board (PCB) a strong force. Electronic products to meet the light, thin, small, and system integration requirements, a variety of new packaging structure is being constantly introduced. Dimensional package (3D packages) more and more attention. This article outlines the t

7、hree-dimensional high-density chip package assembly of thought in the field of application.Key words: three-dimensional assembly technology, 3D-MCM, PIP, PoP, TSV;high-density packaging, chip stacking1.三维高密度电子组装发展概述在某种意义上，电子学近几十年的历史可以看作是逐渐小型化的历史，推动电子产品朝小型化过渡的主要动力是元器件和集成电路IC的微型化。所谓封装是指将半导体集成电路芯片可靠地安装

8、到一定的外壳上，封装用的外壳不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁，即芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对集成电路和整个电路系统都起着重要的作用。随着手机、PDA 、数码相机、MP4等移动消费型电子产品对于功能集成、大存储空间、高可靠性及小型化等封装的要求程度越来越高，及宇航、卫星、计算机及通信等军事和民用领域对提高组装密度、减轻重量、减小体积、高性能和高可靠性等方面的迫切需求,加之3D-MCM在满足上述要求方面具有的独特优点,因此在MCM（多芯片组件）X 、Y平面内的二

9、维封装的基础上，沿Z方向堆叠的更高密度的三维封装技术近年来得到了迅速发展。新的三维封装技术形式，或是将裸芯片，或是将封装体（如MCM）沿 z 轴叠层在一起，这样，在小型化方面就取得了极大的改进。同时，由于z 平面技术总互连长度更短，产生寄生电容更小，因而系统功耗可大幅降低。2.三维高密度电子组装的类型三维立体组装就是把IC芯片(MCM片、WSI晶圆规模集成片)一片片叠合起来，利用芯片的侧面边缘或者平面分布，在垂直方向进行互连，将平面组装向垂直方向发展为立体组装。三维组装可大致分为二类：板级组装和器件级组装。对于板级组装，目前还未见有公开的报导。器件级组装还可细分为三种：埋置型、有源基扳型和叠层

10、型。 埋置型是在各类基板内或多层布线中 “埋置” SMC/SMD,顶层再贴装SMC/SMD来实现立体封装； 有源基板型是Si园片规模集成(WSI)后作为基扳，在其上再实施多层布线，最上层贴装SMC/SMD，实现立体封装；迭层型则是在二维平面电子封装(2D)的基础上， 将每一层封装(如MCM)上下层层互连起来，或直接将两个LSI、VLSI面对面“对接”起来完成立体封装。叠层式封装是把平面封装的每一层叠装互连，实现高密度三维封装，叠层式三维封装在研制开发中比较活跃，具体形式将在下文节中做介绍。 三维叠层封装主要分为三种形式: 载体叠层、裸芯片叠层和晶圆叠层。3D裸芯片叠层封装技术主要有多芯片封装

11、( multi-chip packaging,MCP)、内置封装技术( package-in-package , PiP )和叠层封装技术(package-on-package , PoP)。2.1 MCM（multichip module)多芯片模块封装为了解决单一的芯片集成度和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上用SMD技术组成多种多样电子组件系统，从而出现了MCM多芯片组件系统。MCM（MCP）Multi Chip Module 是单芯片封装在两维空间里的延伸，也是专用集成电路封装的一种模式。MCM 具有系统尺寸小、引线框架互连基板芯片、系统

12、功能强、节省PCB 空间、屏蔽和频率特性好、开发风险小、成本低。MCM技术是将多个LSI/VLSI/ASIC裸芯片和其它元器件组装在同一块多层互连基板上，然后进行封装，从而形成高密度和高可靠性的微电子组件。根据所用多层布线基板的类型不同，MCM可分为叠层多芯片组件（MCM -L）、陶瓷多芯片组件（MCM -C）、淀积多芯片组件（MCM -D）以及混合多芯片组件（MCM C/D）等。多芯片模块。多芯片组件。在这种技术中，IC模片不是安装在单独的塑料或陶瓷封装（外壳）里，而是把高速子系统（如处理器和它得高速缓存）的IC模片直接绑定到基座上，这种基座包含多个层所需的连接。MCM是密封的，并且有自己的

13、用于连接电源和接地的外部引脚，以及所处系统所需要的那些信号线。将多块半导体裸芯片组装在一块布线基板上的一种封装技术。CM是在混合集成电路技术基础上发展起来的一项微电子技术，其与混合集成电路产品并没有本质的区别，只不过MCM具有更高的性能、更多的功能和更小的体积，可以说MCM属于高级混合集成电路产品。2.1.1 MCM与MCP最近两三年来，MCM技术通过少芯片封装(FCP)形式获得了新生。FCP有时也称为多重芯片封装(MCP)，已有越来越多公司出于技术和商业原因正在接受FCP。虽然这些FCP看起来与它们单芯片同类没什么区别，但它们确实完全不同于90年代初期MCM，今天FCP不再使用多达二十个裸片

14、，一般只用24个裸片装在球栅阵列封装基板上。这一“再生”应部分归功于裸片测试和运送技术改善以及低成本高性能基板出现，随着FCP逐渐成为系统级芯片(SoC)替代方案，进一步还产生了系统级封装(SiP) 。 图1 MCM结构 图2 MCP结构2.2 内置封装技术PiP PiP（Package in Package）是一种在BAP（Basic Assembly Package，基础装配封装）上部堆叠，再经过完全测试的内部堆叠模块（ISM，Inside Stacked Module） ，以形成单个CSP解决方案的3D封装，如图3所示。PiP封装技术是Kingmax融合了TinyBGA内存封装技术而研发

15、出的小型存储卡的一体化封装技术。该技术整合了PCB基板组装及半导体封装制作流程。PiP封装的外形高度较低，可以采用标准的SMT 电路板装配工艺。但由于在封装之前单个芯片不可以单独测试，所以总成本较高(封装良率问题)，而且事先需要确定存储器结构，器件只能由设计服务公司决定，没有终端使用者选择的自由。 图3 PiP封装结构2.3 叠层封装技术PoP PoP（Package on Package）是以多层封装进行堆叠实现三维封装的技术方案，通常是相同功能封装的堆叠，引线框架型和基板型封装均可实现PoP封装，如图4所示。其中基板型封装相对而言具有更高的封装密度、更薄的封装外形和更大的工艺灵活性等，同时

16、具有更高的可靠性。PoP封装技术的出现模糊了一级封装与二级装配之间的界线，在大大提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择元器件组合的可能，生产成本也得以更有效的控制。PoP封装技术的出现，更加丰富了3D叠层封装的形式。 图4 PoP封装结构3 三维高密度组装的优缺点3.1 三维高密度组装的优点近几年来，先进的封装技术已在 I C制造行业开始出现，如多芯片模块(MCM)就是将多个 I C芯片按功能组合进行封装，特别是三维 ( 3 D)封装首先突破传统的平面封装的概念 ，组装效率高达20 0 以上。由于微系统的复杂性的不断增加，对 VLSI 集成电路用的低功率、轻型及小型封装的

17、生产技术提出了越来越高的要求。同样，许多航空和军事应用也正在朝该方向发展。三维高密度组装技术有以下优点：1. 降低体积和重量：与传统封装相比，三维封装可以使系统的尺寸和重量降低为原来的1/40 至 1/50； 2. 提高硅片效率：硅片效率是指叠层中总的基板面积与焊区面积之比，和两维封装相比，三维封装技术硅片效率甚至可以超过 100； 3. 减少信号延迟：三维封装可最大限度的缩短互连长度，并因此降低寄生电容和电感，减小信号的传播延迟。一般 MCM 可使信号延迟降低 300，而三维封装中的电子元件非常紧凑，其信号延迟要比 MCM 小的多。 4. 降低噪声：三维封装技术通过缩短互连长度降低噪声，并因

18、此减少了相关的寄生效应，达到了提高系统性能的目的。 5. 降低功耗：电子系统的寄生电容与互连长度成正比，要成小寄生效应就可降低总功耗，三维封装缩短了互连长度从而减小了寄生效应，使系统功耗降低。 6. 提高跃迁速度： 由于三维封装降低了系统功耗， 因此在不增加功耗的情况下，三维器件的跃迁速度会更快。 7. 提高互连效率：使用三维封装结构可为叠层中的中心元件提供 116 个相邻元件，而在二维封装中可提供的仅为 8 个。三维封装的垂直互连可最大限度的利用互连的效率。 8. 增加带宽：低潜伏（延迟） 、宽母线对于提高系统的性能是非常理想的。三维封装可能用来将 CPU 和存储器芯片集成起来，增加带宽，避

19、免使用高成本的多孔 PGA。3.2 三维高密度组装技术的缺点3.2.1 热处理的问题增多 目前，IC封装的主流方向是朝着更大芯片、更多I/O口、更高的电路密度和更佳的可靠性方面发展，提高电路密度意味着增加系统的功率密度。采用三维高密度组装技术制造的元器件，高的组装密度在使得器件的功率密度提高的同时，必然会引起封装单位体积容纳的热量增加。一般情况下，器件的失效往往与其工作温度密切相关。资料表明，器件的工作温度每升高10，其失效率增加一倍。不合理的热设计将会诱发一系列的可靠性问题，如出现局部过热，温度分布不均等。因此，采用三维高密度组装技术制造元器件，就必须认真考虑封装体的散热处理问题。 目前，三

20、维高密度组装技术的散热处理有两级：一是对3D器件表面上的热量进行均匀分布的系统设计级，另一个是封装级。散热处理的方法有三种：一是使用低热阻基板；二是使用强风冷或液体冷却剂为3D器件降温；三是在叠层元件之间使用导热通孔将内部的热量散至表面。 3.2.2设计的复杂性增加 目前，在持续提高芯片的集成密度、性能和降低成本方面，三维高密度组装技术具有广泛的应用前景。但是，由于多个裸片或封装的高密度集成，以及封装体内多种不同功能材料的使用，使得封装体内的电磁场分布十分复杂，易引发严重的隔离度、信号波形畸变等信号完整性和电源完整性问题，以及EMI/EMC 问题，这些使得3D封装结构设计更加复杂。因此，设计和

21、研制软件的开发工作是3D封装技术发展必须面对的问题。4 三维高密度组装的新成果4.1使用准分子灯照射的芯片自组装多芯片到晶圆的三维集成技术已被调查的基础上，使用水的表面张力的自组装体的多芯片到晶圆的3-D集成。毫米级芯片（5毫米×4毫米），10-m和20-m的间距在互惠微凸电极正是自组装晶片具有相同在互惠微凸阵列中。双焊球倒装芯片的自组装选择性的亲水化技术，使用172纳米准分子灯照射的成功证明。高润湿超过85的对比度实现之间的亲水性的键合区和周围的疏水性区域。这导致在一个非常高的对准精度，于1微米的高对比度。相对于得到的常规的机械组件中，自组装的方法，得到一个相对较低的链性。这种倒装

22、芯片的自组装技术可以显着提高生产成品率和产量，同时实现高定位精度，使得它有前途芯片到晶圆的3-D使用TSV整合。 图5显示了金微凸阵列芯片和晶圆制造流程。在先前的研究报告中金的微凸电极（和Au厚度分别为3和0.3微米）芯片和晶圆制造剥离技术。蒸发技术具有很大的优势电镀方法形成微凸，凹凸的增长速度几乎是独立的凹凸大小。这使得在晶片上制造的各种尺寸的凸块。微凸后形成，芯片粘接区和周围的疏水性区域所形成的传统的光刻技术。然后进行另一种剥离工艺来定义的疏水性区域，因此，一个非常薄的（厚度：约5 nm）碳氟膜被淀积在周边地区。然后每片晶圆用小号紫外线准分子灯照射（波长：172纳米;度：10 mW/cm2

23、的）与从灯窗口与O2的N2气氛中在晶片表面的距离为1mm左右<3的浓度。 图5 金微凸电极芯片和晶圆制造工艺流程4.2 层间互联技术T SV从微电子技术的发展趋势看,基于TSV 技术的3D 堆叠技术, 将是微电子技术发展的必然趋势,但也面临许多技术挑战,如T SV 技术、 超薄片加工技术(临时键合、 减薄等) 、 异质键合技术、 层间对准技术等等,其中, TSV 技术最为关键。穿透硅通孔( TSV) 将在先进的三维集成电路( 3DIC)设计中提供多层芯片之间的互连功能, 是通过在芯片和芯片之间、 晶圆和晶圆之间制作垂直导通, 实现芯片之间互连的最新技术( 见图6所示)。与以往的IC 封装

24、键合和使用凸点的叠加技术不同, T SV 能够使芯片在三维方向堆叠的密度最大、 外形尺寸最小,并且大大改善芯片速度和降低功耗的性能。TSV 与目前应用于多层互连的通孔有所不同,一方面T SV 通孔的直径通常仅为为1100 L m,深度10400 Lm,为集成电路或者其他多功能器件的高密度混合集成提供可能;另一方面,它们不仅需要穿透组成叠层电路的各种材料,还需要穿透很厚的硅衬底,因此对通孔的刻蚀技术具有较高的要求。 目前制造商们正在考虑的多种三维集成方案,也需要多种尺寸的T SV 与之配合。 等离子刻蚀技术已经广泛应用于存储器和MEMS 生产的深硅刻蚀工艺, 同样也非常适合于制造T SV。图7

25、所示是一个3D T SV 互联的概念模型,T SV 是利用垂直硅通孔完成芯片间互连的方法, 由于连接距离更短、 强度更高,它能实现更小更薄而性能更好、 密度更高、 尺寸和重量明显减小的封装, 同时还能用于异种芯片之间的互连。 图8为深宽比为101的完成金属电镀的TSV。根据通孔制作的时间不同, 3D TSV 通孔集成方式可以分成以下四类(如图9所示) :( 1)先通孔工艺, 即在CMOS 制程之前完成硅通孔制作, 先通孔工艺中的盲孔需电镀绝缘层并填充导电材料,通过硅晶圆减薄,使盲孔开口形成与背面的连接;( 2)中通孔工艺, 即在CMOS 制程和后段制程( BEOL)之间制作通孔;( 3)后通孔

26、工艺, 即在BEOL 完成之后再制作通孔,由于先进行芯片减薄,通孔制成后即与电路相连;( 4)键合后通孔, 即在硅片减薄、划片之后再制作TSV。 图6 采用硅通孔技术( TSVs) 的堆叠器件 图7 3D T SV 互联概念 图8 完成金属电镀的T SV 图9 3D T SV 通孔集成的主要方式TSV被许多半导体厂和研究机构认为是最有前途的封装方法,世界上50%以上的厂商都参与3D T SV 互连相关方面的研究。 Yole 预测, 2015 年前将有数以百万计的3D- T SV 晶圆出货, 这将造成25%的存储器行业受到相当的冲击,除去存储器装置使用的数量, 3D-TSV晶圆将占有总晶圆数的6

27、%。5 3D-MCM芯片组件的应用及发展趋势多芯片组件(MCM)在组装密度(封装效率)、信号传输速度、电性能以及可靠性等方面独具优势，是目前能最大限度地提高集成度、提高高速单片IC性能，制作高速电子系统，实现整机小型化、多功能化、高可靠性、高性能的最有效途径。MCM早在80年代初期就曾以多种形式存在，但由于成本昂贵，大都只用于军事、航天及大型计算机上。随着技术的进步及成本的降低，近年来，MCM在计算机、通信、雷达、数据处理、汽车行业、工业设备、仪器与医疗等电子系统产品上得到越来越广泛的应用，已成为最有发展前途的高级微组装技术。例如利用MCM制成的微波和毫米波SOP(System-on-a-pa

28、ckage)，为集成不同材料系统的部件提供了一项新技术使得将数字专用集成电路、射频集成电路和微机电器件封装在一起成为可能。3D-MCM是为适应军事宇航、卫星、计算机、通信的迫切需求而近年来在国外得到迅速发展的高新技术，是实现系统集成的重要技术途径。目前3D-MCM已被应用到高性能大容量的存储器组件和计算机系统，充分发挥了三维多芯片组件技术的优越性。随着微电子技术的发展，微电子封装将向微型化、轻型化和薄型化方向发展。3-D封装技术具有降低功耗、减轻重量、缩小体积、减弱噪声、降低成本等优点，它将是未来微电子封装的主要发展方向。电子系统(整机)向小型化、高性能化、多功能化、高可靠和低成本发展已成为目

29、前的主要趋势，从而对系统集成的要求也越来越迫切。实现系统集成的技术途径主要有两个：一是半导体单片集成技术，二是MCM技术。前者是通过晶片规模的集成技术(WSl)，将高性能数字集成电路(含存储器、微处理器、图象和信号处理器等)和模拟集成电路(含各种放大器、变换器等)集成为单片集成系统。后者是通过三维多芯片组件(3D-MCM)技术实现WSI的功能。6 结论 3D封装技术改善了电子系统的许多方面，如尺寸、重量、速度、噪声及能耗等。此外，由于在3D元器件的组装过程中，消除了有故障的IC，其终端器件的成品率、可靠性及牢固性比分立形式的元器件要高，因此，在具有高性能要求的航空、航天、军事及民用电子等方面，具有广泛的应用前景。采用3D封装技术制作的高性能大容量的存储器组件是3D封装技术的主要应用领域之一。 目前，该器件已成功地用于大型通用计算机和超级巨型机中，今后将会用于工作站、个人计算机、医疗电子设备及汽车电子设备等领