三明学院EDA第三章_FPGACPLD结构与应用

1、回顾回顾vPLD基本原理基本原理2输入缓冲电路与阵列或阵列输出缓冲电路输入输出图图 基本基本PLD器件的原理结构图器件的原理结构图 3v回顾：回顾： 低密度（简单）低密度（简单）PLD有哪些，分别的逻辑结构有哪些，分别的逻辑结构特点？特点？PROM (Programmable Read Only Memory)PLA (Programmable Logic Array)PAL (Programmable Array Logic)GAL (Generic Array Logic)第三章第三章 可编程逻辑器件可编程逻辑器件v3.3 高密度可编程逻辑器件高密度可编程逻辑器件 3.3.1 复杂可编程逻

2、辑器件（CPLD） 3.3.2 现场可编程门阵列（FPGA） 3.3.3 CPLD与FPGA的比较 3.3.4 CPLD与FPGA产品概述v3.4 边界扫描测试技术（边界扫描测试技术（ JTAG ）v3.5 CPLD与与FPGA的编程与配置的编程与配置5准备知识准备知识v解释：解释：v - 基于乘积项的可编程逻辑结构？基于乘积项的可编程逻辑结构？基于查找表的可编程逻辑结构？CPLD/FPGA的结构分类的结构分类v对于高密度对于高密度PLD产品，产品，按结构一般可分为按结构一般可分为： 基于乘积项乘积项（Product-Term）技术、EEPROM（或Flash Memory）存储工艺的CPLD

3、 基于查找表查找表（Look-Up table）技术、SRAM存储工艺的FPGA。vCPLD集成度相对小一点，多用于集成度相对小一点，多用于2万门规模以下的设万门规模以下的设计，计，适合实现较复杂的组合逻辑适合实现较复杂的组合逻辑，如编、译码设计如编、译码设计。vFPGA集成度较高，内部触发器多，多用于集成度较高，内部触发器多，多用于1万门以上万门以上的大规模系统设计，的大规模系统设计，适合做复杂的时序逻辑设计适合做复杂的时序逻辑设计，如数如数字信号处理和各种算法。字信号处理和各种算法。7 8v采用这种结构的采用这种结构的PLD芯片有：芯片有： Altera的的MAX7000,MAX9000,

4、MAX3000系列系列 （E2PROM工艺）工艺）,Xilinx的的XC9500系列（系列（Flash工艺工艺）和）和Lattice,Cypress的大部分产品的大部分产品 （E2PROM/ Flash工艺）工艺）v这种这种CPLD的基本结构如下所示的基本结构如下所示: （以（以MAX7000结构组成为例，其他型号结构组成为例，其他型号CPLD的结构与的结构与此非常相似）。此非常相似）。CPLD结构结构CPLD内部结构（内部结构（Altera的的MAX7000S系列）系列）逻辑阵列块中包含多个宏单元逻辑阵列块中包含多个宏单元逻辑阵列块逻辑阵列块(LAB)可编程可编程I/OI/O控制块控制块可编

5、程连线可编程连线阵列阵列PIA PIA是实现布线的，各是实现布线的，各LAB通过通过PIA和全局总线互连，实现所需的逻和全局总线互连，实现所需的逻辑功能。通过全局总线，器件中的任何信号可达器件中的任意一个地方。辑功能。通过全局总线，器件中的任何信号可达器件中的任意一个地方。 v逻辑宏单元是逻辑宏单元是 PLD 的基本结构，由它来实现基本的逻辑功能。的基本结构，由它来实现基本的逻辑功能。一般一般8个逻辑宏单元构成一个个逻辑宏单元构成一个LAB。3-1 3-1 乘积项阵列乘积项阵列基本乘积项，共享扩展乘积项，基本乘积项，共享扩展乘积项，并联扩展乘积项并联扩展乘积项PRNCLRNENA逻辑阵列全局清

6、零共享逻辑扩展项清零时钟清零选择寄存器旁路并行扩展项通往 I/O模块通往通往 PIA乘积项选择矩阵来自 I/O引脚全局时钟QDEN来自来自 PIA的的 36个信号个信号快速输入选择快速输入选择23-1 3-1 乘积项阵列乘积项阵列实际就是一个与阵列，每一个交叉点都是实际就是一个与阵列，每一个交叉点都是一个可编程点，如果导通就是实现一个可编程点，如果导通就是实现“与与”逻逻辑。通过辑。通过“与阵列与阵列”产生乘积项（最小产生乘积项（最小项）。项）。3-2 3-2 乘积项选择矩阵乘积项选择矩阵是一个是一个“或或”阵列。把按要求产生的乘积阵列。把按要求产生的乘积项项“加加”起来，得到需要的输出组合逻

7、辑函起来，得到需要的输出组合逻辑函数。数。3-3 3-3 可编程可编程D触发器触发器D触发器的时钟，清零输入都可以编程选择。触发器的时钟，清零输入都可以编程选择。如果不需要触发器，也可以将此触发器旁路，如果不需要触发器，也可以将此触发器旁路，信号直接输给信号直接输给PIA或输出到或输出到I/O脚。脚。PRNCLRNENA逻辑阵列全局清零共享逻辑扩展项清零时钟清零选择寄存器旁路并行扩展项通往 I/O模块乘积项选择矩阵来自 I/O引脚全局时钟QDEN来自来自 PIA的的 36个信号个信号快速输入选择快速输入选择2为适应更复杂的逻辑函数为适应更复杂的逻辑函数的需要，利用其它宏单元的需要，利用其它宏单

8、元的逻辑资源，扩展乘积项。的逻辑资源，扩展乘积项。为适应更复杂的逻辑函数为适应更复杂的逻辑函数的需要，利用其它宏单元的需要，利用其它宏单元的逻辑资源。的逻辑资源。I/O控制是由一个三控制是由一个三态缓冲器来实现的态缓冲器来实现的其控制端其控制端:接接GND时，其输出为时，其输出为高阻态高阻态，I/O引引脚可作为脚可作为专用输入引脚专用输入引脚使用；使用；接接VCC时，表示是时，表示是输出使能输出使能，I/O引引脚可作为脚可作为专用输出引脚专用输出引脚使用；使用；接接全局输出使能信号全局输出使能信号时，通过高低时，通过高低电平控制，可实现电平控制，可实现输入输出双向输入输出双向工工作方式。作方式

9、。15第三章第三章 可编程逻辑器件可编程逻辑器件v3.3 高密度可编程逻辑器件高密度可编程逻辑器件 3.3.1 复杂可编程逻辑器件（CPLD） 3.3.2 现场可编程门阵列（FPGA） 3.3.3 CPLD与FPGA的比较 3.3.4 CPLD与FPGA产品概述v3.4 边界扫描测试技术（边界扫描测试技术（ JTAG ）v3.5 CPLD与与FPGA的编程与配置的编程与配置FPGA原理：查找表原理：查找表v采用查找表结构的采用查找表结构的PLD称为称为FPGA 如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。v查找表（查找表（Look-Up-Table

10、)简称为简称为LUT，LUT本质上就本质上就是一个是一个RAM。 vFPGA中中 用用 4输入的输入的LUT 每一个LUT相当于 一个有4位地址线的16x1的RAM。v一个一个N输入输入LUT可以实现可以实现N个输入变量的任何逻辑功能，个输入变量的任何逻辑功能，如如 N输入输入“与与”、 N输入输入“异或异或”等。等。v查找表实例查找表实例4输入查表表的例子输入查表表的例子LUT的工作过程的工作过程v用户通过原理图或用户通过原理图或HDL语言描述了一个语言描述了一个逻辑电路逻辑电路vPLD/FPGA开发软件开发软件计算计算逻辑电路的逻辑电路的所有可能的结所有可能的结果（代码），果（代码），并把

11、结果事先写入并把结果事先写入RAMv输入一个信号进行逻辑运算就等于输入一个地址进输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。行查表，找出地址对应的内容，然后输出即可。0000010100000101输入输入A 输入输入B 输入输入C 输入输入D vXilinx XC4000系列、Spartan/3/3EvAltera FLEX10K、ACEX、APEX、Cyclone、Cyclone、Stratix等.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC

12、.IOCIOCEABEAB数据1Lab 控制 3LE 输出进位链级联链查找表 (LUT)清零和预置逻辑时钟选择进位输入级联输入进位输出级联输出Lab 控制 1CLRNDQ数据2数据3数据4Lab 控制 2Lab 控制 2、快速通道、快速通道 FastTD QCLK ENA CLR输 出时 钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输 出 宽 度8 , 4 , 2 , 1 数 据 宽 度8 , 4 , 2 , 1地址宽度 8,9,10,11 写使能输 入时 钟嵌入式阵列块嵌入式阵列块EAB是在输入、输出口上带有寄存器的是在输入、输出口上带有寄存器的RAM块，是

13、由一系列的嵌入式块，是由一系列的嵌入式RAM单元构成。单元构成。第三章第三章 可编程逻辑器件可编程逻辑器件v3.3 高密度可编程逻辑器件高密度可编程逻辑器件 3.3.1 复杂可编程逻辑器件（CPLD） 3.3.2 现场可编程门阵列（FPGA） 3.3.3 CPLD与FPGA的比较 3.3.4 CPLD与FPGA产品概述v3.4 边界扫描测试技术（边界扫描测试技术（ JTAG ）v3.5 CPLD与与FPGA的编程与配置的编程与配置CPLD与与FPGA的类似之处的类似之处vCPLD与与FPGA在很大程度上具有类似之处，概括起在很大程度上具有类似之处，概括起来，可以认为它们都是由以下三部分共同组成

14、：来，可以认为它们都是由以下三部分共同组成：（1）输入）输入/输出单元。输出单元。（2）二维逻辑块阵列，）二维逻辑块阵列，是是PLD器件的逻辑组成的核心器件的逻辑组成的核心（3）用于连接逻辑块的互连资源，）用于连接逻辑块的互连资源，其中可以是各种长度的其中可以是各种长度的连线线段，也可以是一些可编程的连接开关，通常用来连线线段，也可以是一些可编程的连接开关，通常用来连接逻辑块之间、逻辑块与输入连接逻辑块之间、逻辑块与输入/输出块之间的连线。输出块之间的连线。v对用户而言，对用户而言，CPLD与与FPGA的内部结构虽有不同，但使的内部结构虽有不同，但使用方法基本一样。所以在多数情况下无需加以区分

15、。用方法基本一样。所以在多数情况下无需加以区分。CPLD vs FPGACPLDFPGA内部结构内部结构ProducttermLookup Table程序存储程序存储内部内部EEPROMSRAM，外挂，外挂EEPROM资源类型资源类型组合电路资源丰富组合电路资源丰富触发器资源丰富触发器资源丰富集成度集成度低低高高使用场合使用场合完成控制逻辑完成控制逻辑能完成比较复杂的算法能完成比较复杂的算法速度速度慢慢快快其他资源其他资源EAB，锁相环，锁相环保密性保密性可加密可加密一般不能保密一般不能保密CPLDFPGA内部结构内部结构ProducttermLookup Table程序存储程序存储内部内部E

16、EPROMSRAM，外挂，外挂EEPROM资源类型资源类型组合电路资源丰富组合电路资源丰富触发器资源丰富触发器资源丰富集成度集成度低低高高使用场合使用场合完成控制逻辑完成控制逻辑能完成比较复杂的算法能完成比较复杂的算法速度速度慢慢快快其他资源其他资源EAB，锁相环，锁相环保密性保密性可加密可加密一般不能保密一般不能保密vCPLDCPLD器件一般采用器件一般采用EEPROMEEPROM存储技术，可重复编程，并且系存储技术，可重复编程，并且系统掉电后，统掉电后，EEPROMEEPROM中的数据不会丢失，适于数据的保密。中的数据不会丢失，适于数据的保密。vFPGA采用SRAM进行功能配置，可重复编程

17、，但系统掉电后，SRAM中的数据丢失。因此，需在。因此，需在FPGAFPGA外加外加EPROMEPROM，将配，将配置数据写入其中，系统每次上电自动将数据引入置数据写入其中，系统每次上电自动将数据引入SRAMSRAM中。中。CPLD vs FPGACPLDFPGA内部结构内部结构ProducttermLookup Table程序存储程序存储内部内部EEPROMSRAM，外挂，外挂EEPROM资源类型资源类型组合电路资源丰富组合电路资源丰富触发器资源丰富触发器资源丰富集成度集成度低低高高使用场合使用场合完成控制逻辑完成控制逻辑能完成比较复杂的算法能完成比较复杂的算法速度速度慢慢快快其他资源其他资

18、源EAB，锁相环，锁相环保密性保密性可加密可加密一般不能保密一般不能保密nCPLD的与或阵列结构，使其适于的与或阵列结构，使其适于实现大规模的组合功能实现大规模的组合功能，但触发器资源相对较少。但触发器资源相对较少。nFPGA器件含有丰富的触发器资源，易于实现时序逻辑器件含有丰富的触发器资源，易于实现时序逻辑，如，如果要求实现较复杂的组合电路则需要几个果要求实现较复杂的组合电路则需要几个LAB结合起来实现。结合起来实现。CPLD vs FPGACPLDFPGA内部结构内部结构ProducttermLookup Table程序存储程序存储内部内部EEPROMSRAM，外挂，外挂EEPROM资源类

19、型资源类型组合电路资源丰富组合电路资源丰富触发器资源丰富触发器资源丰富集成度集成度低低高高使用场合使用场合完成控制逻辑完成控制逻辑能完成比较复杂的算法能完成比较复杂的算法速度速度慢慢快快其他资源其他资源EAB，锁相环，锁相环保密性保密性可加密可加密一般不能保密一般不能保密n集成度集成度 FPGA可以达到比可以达到比 CPLD更高的集成度更高的集成度 ,同时也具有更复杂同时也具有更复杂的布线结构和逻辑实现。的布线结构和逻辑实现。CPLD vs FPGA34FPGAFPGA与与CPLDCPLD结构特点结构特点连续式互连结构连续式互连结构分段式互连结构分段式互连结构 采用连续式快速通道互连采用连续式

20、快速通道互连Fast Track结构的结构的CPLD器件器件采用分段式查找表采用分段式查找表LUT互连结构的互连结构的FPGA器件器件n 编程速度编程速度 CPLD是逻辑块级编程是逻辑块级编程 ,且其逻辑块互连是集总式的，而且其逻辑块互连是集总式的，而 FPGA是门级编程是门级编程 ,且且 LAB之间是采用分布式互连之间是采用分布式互连 ; CPLD比比 FPGA有较高的速度和较大的时间可预测性。有较高的速度和较大的时间可预测性。35 简单的来讲，主要看开发项目本身的需要。简单的来讲，主要看开发项目本身的需要。对于一个开发项目，究竟是选择对于一个开发项目，究竟是选择CPLD还还是选择是选择FP

21、GA 呢呢? 对于普通规模，且产量不是很大的产品项目，通对于普通规模，且产量不是很大的产品项目，通常使用常使用CPLD比较好比较好。对于大规模的逻辑设计对于大规模的逻辑设计ASIC设计，或单片系统设设计，或单片系统设计，则多采用计，则多采用FPGA。第三章第三章 可编程逻辑器件可编程逻辑器件v3.3 高密度可编程逻辑器件高密度可编程逻辑器件 3.3.1 复杂可编程逻辑器件（CPLD） 3.3.2 现场可编程门阵列（FPGA） 3.3.3 CPLD与FPGA的比较 3.3.4 CPLD与FPGA产品概述v3.4 边界扫描测试技术（边界扫描测试技术（ JTAG ）v3.5 CPLD与与FPGA的编

22、程与配置的编程与配置Lattice公司的公司的PLD器件综述器件综述v主流PLD产品vMachXO: vispMACH4000V/B/C/Z v主流FPGA产品： vLatticeEC/ECP：vLatticeXP: v数模混合产品 vispPACvispPACPower Xilinx公司的公司的PLD器件综述器件综述v主流PLD产品 v XC9500；XC9500XL/XV: vCoolRunner-II： v主流FPGA产品 vSpartan IIE； Spartan II； Spartan v Spartan-3/3L； Spartan-3E： vVirtex-II pro； Virte

23、x-4； Virtex-II v配置器件v XCF01/02/04/08/16/32 系列系列 vXC18V01/ 02/04 系列（早期产品）系列（早期产品）vXC17V01/ 02/04 系列（早期产品）系列（早期产品）目前主流产品目前主流产品Altera公司的公司的PLD器件综述器件综述vPLD器件器件MAXIIv主流FPGA产品 Cyclone（飓风）（飓风） CycloneII Stratix vFPGA配置芯片配置芯片配置配置EEPROM Cyclone专用配置器件专用配置器件 v早期器件，大部分已经停产早期器件，大部分已经停产 PLD器件器件-MAX IIv 新一代新一代PLD器

24、件，器件， 2004年底推出年底推出v 0.18um falsh工艺，工艺，v 采用采用FPGA结构结构,配置芯片集成在内部，和普通配置芯片集成在内部，和普通PLD一样上电即可工作。一样上电即可工作。v 容量比上一代大大增加容量比上一代大大增加v 内部集成一片内部集成一片8Kbits串行串行EEPROM，增加很，增加很多功能。多功能。v MAXII采用采用2.5v或者或者3.3v内核电压，内核电压，MAXII G系列采用系列采用1.8v内核电压内核电压 主流FPGA产品 -Cyclone（飓风）：vAltera中等规模中等规模FPGA，2003年推出，年推出，v0.13um工艺工艺,1.5v内

25、核供电，内核供电，v与与Stratix结构类似，结构类似，v低成本低成本FPGA ，目前主流产品，目前主流产品，v配置芯片也改用全新的产品。配置芯片也改用全新的产品。主流FPGA产品 -CycloneII：vCyclone的下一代产品，的下一代产品，2005年开始推出，年开始推出，v90nm工艺，工艺，1.2v内核供电，内核供电，v属于低成本属于低成本FPGA，性能和，性能和Cyclone相当，相当，v提供了硬件乘法器单元提供了硬件乘法器单元主流FPGA产品 - Stratix ：valtera大规模高端大规模高端FPGA,2002年中期推出，年中期推出，v0.13um工艺，工艺，1.5v内核

26、供电。内核供电。v集成硬件乘加器集成硬件乘加器,v芯片内部结构比芯片内部结构比Altera以前的产品有很大变化以前的产品有很大变化。主流FPGA产品 - StratixII:vStratix的下一代产品，的下一代产品，2004年中期推出，年中期推出，v90um工艺，工艺，1.2v内核供电，内核供电，v大容量高性能大容量高性能FPGA FPGA配置芯片配置芯片 - 配置EEPROMv用于配置用于配置SRAM工艺工艺FPGA的的EEPROM，vEPC2以上的芯片可以用电缆多次擦写以上的芯片可以用电缆多次擦写FPGA配置芯片配置芯片 - Cyclone专用配置器件v专门用于配置专门用于配置Cyclo

27、ne器件的器件的EEPROM，v可以用可以用ByteblasterII在线改写，在线改写，v电压为电压为早期器件，大部分已经停产早期器件，大部分已经停产FMAX7000S/AE/B， MAX3000A （PLD）FFLEX10K/E,ACEX1K (FPGA)FFLEX6000 (FPGA)FAPEX20K/20KE (FPGA)FAPEXII (FPGA)FStratixGX (FPGA)第三章第三章 可编程逻辑器件可编程逻辑器件v3.3 高密度可编程逻辑器件高密度可编程逻辑器件 3.3.1 复杂可编程逻辑器件（CPLD） 3.3.2 现场可编程门阵列（FPGA） 3.3.3 CPLD与FP

28、GA的比较 3.3.4 CPLD与FPGA产品概述v3.4 边界扫描测试技术（边界扫描测试技术（ JTAG ）v3.5 CPLD与与FPGA的编程与配置的编程与配置53加入测试数据加入测试数据第三章第三章 可编程逻辑器件可编程逻辑器件v3.3 高密度可编程逻辑器件高密度可编程逻辑器件 3.3.1 复杂可编程逻辑器件（CPLD） 3.3.2 现场可编程门阵列（FPGA） 3.3.3 CPLD与FPGA的比较 3.3.4 CPLD与FPGA产品概述v3.4 边界扫描测试技术（边界扫描测试技术（ JTAG ）v3.5 CPLD与与FPGA的编程与配置的编程与配置PLD器件的配置与编程器件的配置与编程

29、v何谓配置和编程？何谓配置和编程？ 将VHDL代码形成的文件写入PLD器件的过程v配置（配置（configure）和编程）和编程(program)的区别的区别 Program：对flash或者EEPROM工艺的配置芯片或者PLD器件进行写入的过程 Configure：对SDRAM工艺的FPGA写入数据必须每次上电后均要进行一次，编程文件保存在配置芯片中，上电时从编程芯片下载到FPGA中Altera的的CPLD和和FPGA的的配置编程过程配置编程过程vCPLD器件可独立使用，无需其他编程芯片，直器件可独立使用，无需其他编程芯片，直接通过接通过JTAG接口或其他接口进行编程接口或其他接口进行编程v

30、FPGA器件不能独立使用（调试时可以），需要器件不能独立使用（调试时可以），需要和配置芯片一起使用，在生产时，代码写入配置和配置芯片一起使用，在生产时，代码写入配置芯片中，应用时，加电后代码自动从配置芯片写芯片中，应用时，加电后代码自动从配置芯片写入入FPGA中中此接口既可作编此接口既可作编程下载口，也可作程下载口，也可作JTAG接口接口JTAG：Joint Test Action G61此接口既可作编此接口既可作编程下载口，也可作程下载口，也可作JTAG接口接口ALTERA USB Blaster下载接口n 减少对器件减少对器件的触摸和损的触摸和损伤伤n 不计较器件不计较器件的封装形式的封装形式n 样机制造方便样机制造方便n 支持生产和测支持生产和测试流程中的修试流程中的修改改n 允许现场硬件允许现场硬件升级升级n 迅速方便地提迅速方便地提升功能升功能 未编程前未编程前先焊接安装先焊接安装 系统内编程系统内编程 - ISP在系统现场在系统现场重编程修改重编程修改DCLKnCONFIGDATA0CONF_DONEnSTAUSDCLKCONF_DONEnCONFIGnSTAUSDATA67 FLEX、ACEX、APEX