8路AD,DA的MIMO-WIFI SOC 验证平台

1、8路AD，DA的MIMO-WIFI SOC 验证平台一、关于MIMO-WIFI的介绍无线网络运营商极大的为无线技术提供了移动宽带接入和丰富的媒体业务,运营商对需要的网络容量,用户数据速率,距离和覆盖质量作很大的改进,面对日益竞争激烈的运营商来说,建立和维持盈利的商业模式,多输入多输出(MIMO)智能天线技术提供的潜在性能增益的兴趣很大,为了满足技术上的挑战,带来网络的发展,在无线局域网(WLAN)领域已经有实际应用的MIMO以及近来客户端设备技术的进步,并且这将促进广域网中的MIMO应用普及。促使MIMO在局域网领域取得成功的许多局域网固有特性与广域网环境有着很大的区别,因此我们必须谨慎地对待

2、这种在不同应用中的转变。在下面对广域网 MIMO应用的简要说明中,我们将重点突出干扰和有限散射特性,这二者是最重要的区别,也是实现中需要着重考虑的因素。对无线运营商来说有个好消息,即在广域网中确实可以实现MIMO的大部分理论增益,条件是采用具有网络意识(network-aware)的解决方案,这样的方案能够减少多蜂窝环境中的干扰,并保持受限散射条件下的运行稳定性。另外值得注意的是,由于无需对现有无线协议作任何修改就能获得这些性能增益,因此广域网中的MIMO要比一般想象的更容易实现。图1 不同低压逻辑信号的差分电压摆幅示意图图1:在基站(BS)和客户设备(CD)之间具有两条主导传播路径的无线信道

3、,如图中箭头所示,该信道叠加在基站标称的120扇区传送图案上。由于用户端设备对成本具有较大的敏感性,因此在目前商业广域网中的智能天线配置只是在链路的基站侧使用多幅天线,而客户端设备只有一幅天线。随着改善广域网经济的压力不断增大,以及客户端设备芯片集成度提高,以及对客户端增加智能天线处理的边缘成本的降低,运营商对在链路两端都使用智能天线的解决方案兴趣也越来越大。两端同时用多幅天线将可以采用许多新的传输技术,这些技术在仅单端使用多幅天线的系统中是不可行的,在大多数情况下应用这些技术将提供更多的系统性能增益。业界对智能天线的讨论,包括对用于各种不同实现中的术语有完全不同的定义,因此有必要简要介绍分类

4、适用方法。先来看最简单的例子,考虑在链路的每端都只有一幅天线的某个系统,虽然信号向所有方向(一般在120扇区内)发送,但某个具体的无线信道可能只有两条主导路径,如图1所示。本文所示例子是一个高位基站与一个路面的低位移动手机(更广泛地说是客户设备,因为有可能是移动计算平台)之间的通信,大部分接收信号来自于邻近建筑物的反射。这是一个单输入单输出(SISO)的信道。注:在无线通信领域中所说的术语输入和输出是针对信道本身而言的,并非以信道两端的设备为参考。全球的研究实验室业已证明MIMO技术在早期的无线局域网应用中的实际可行性,其系统容量非常接近实验室中同时使用空间复用和空间-时间编码技术所能达到的理

5、论预测值。由于在最初应用中获得了巨大性能增益,MIMO技术很快走出实验室,并应用于实际的WLAN产品中。宣传最多的MIMO实现是在固定的无线局域网环境中,在这种环境中MIMO的最大好处是提高了单个用户设备的吞吐量。特别是家庭和企业级WLAN所具有的多个特性使它们成为最早采纳MIMO的理想候选网络,这些特性包括:1、丰富的散射大多数WiFi系统都处在有大量散射条件的环境中,如室内或密集的城市建筑物间。在这些环境中通常有多条传播路径或空间维度可用来形成多个流。事实上,室内环境与获得图3所示的容量随天线数量增加而呈线性增长所需的条件非常相似。2、独立部署获得快速部署的一个重要因素是WiFi设备通常是

6、最终用户自己购买的,并且在他们自己的网络中是独立部署的。不同MIMO WiFi解决方案的互操作性并不成问题,就像IEEE 802。11n产品在公共MIMO标准获得一致意见之前取得成功所表明的那样,允许快速部署MIMO技术,不需要等到标准的统一。3、有限的干扰同样关键的是WiFi环境非常接近研究MIMO技术的理论假设。由于WiFi网络的短距离和动态信道分配特性,MIMO接收器一般工作时没有很大的共信道干扰。如果工作在没有补偿的共信道干扰环境中,这些解决方案的性能会很快下降。MIMO在WiFi中的成功部署表明由MIMO提供的潜在性能改善是真实的。从实验室结果到实际的WiFi产品只用了短短几年的时间

7、,这一事实对广域网无线网络运营商来说意味着再次取得成功的机会非常大。二、MIMO-WIFI的系统构造本文讨论的是最简单的,也是目前最常见的智能天线。如果接收器有一幅以上的天线,那么它能智能地组合来自不同天线接收到的信号,并识别出信号确实是来自两个主要方向。它具有这个功能的原因是因为两条路径有不同的空间特性(spatial characteristic)或不同的空间特征(spatial signature)。由于接收器能识别这两种不同的空间特征,因此它能组合来自两个天线的信号,并将二者累加起来形成更强的组合信号。这种方式被称为单输入到信道1多输出自信道1(或SIMO)方式,这就是有名的接收器分集

8、方案。接收分集技术被广泛用于2G和现在的3G蜂窝网络的链路基站侧。反过来,如果发送器有多幅天线,而接收器只有一幅天线,信号将仍沿相同的路径传播,因为物理环境没变(建筑物仍在那儿)。这种传播方式称为多输入单输出 (MISO)方式。与SIMO相比,MISO的最大不同在于信号组合必须在发送端完成,而不是在接收端。通过仔细调整发送天线,两条路径能够以与SIMO 相同的方式完成叠加。这种方法被广泛用于PHS和HC-SDMA(大容量空分多址)系统,这种系统的基站侧有多幅用于接收(工作在SIMO模式)和发送 (工作在MISO模式)的天线。在链路两端提供多幅天线的方式就是MIMO方式。在这种情况下,可以更高效

9、地使用这两条路径,如图2所示。图2:具有两个主导传播路径的通信信道在MIMO方式下可以使用户数据速率加倍。值得注意的是,多天线处理可以完成波束整形,从而使信号沿着感兴趣的信道传播,而另外一个主导信道上不传信号。发送器可以通过调整它的天线以让图2中蓝色所示的信息流沿第一条路径(也就是空间特征)发送,而橙色所示的另外一条信息流沿另一条路径发送。因为接收器也有多幅天线,因此它可以通过检测不同的空间特征把两条流分开来。在这种情况下,发送器可以发送两个完全不同的数据流,从用户看来相当于将数据速率提高了一倍。与单独的MISO或SIMO处理相比,这种方式在最佳状态下具有材料上的优势,这种MIMO优势的取得不

10、需要增加额外的带宽和功率。一般会降低单天线链路性能的多径传输在MIMO方式中反而会提高信道效率和质量。三、MIMO-WIFI的SOC验证平台随着工艺能力和设计能力的快速发展，为了满足嵌入式系统市场对于成本、功能和功耗的要求，SoC(System on-a-Chip)设计技术已经成为一种发展趋势。众所周知，迄今为止在集成电路发展过程中，摩尔定律（单芯片上所能集成的晶体管数目每18 个月翻一番）一直在起作用，因此SoC 的规模和功能在不断急剧膨胀，使得设计验证日益重要，向业界提出了巨大挑战，已成为了整个SoC 设计流程的瓶颈。目前芯片一次投片成功率只有35%左右，造成芯片重复投片的主要原因就是验证

11、不够充分。SoC 设计的验证需要投入的资源已占整个设计资源的60%80%。1999 年当VSIA 举行验证专题会时，许多世界级验证专家得出结论：验证是件困难的事（hard）,几周后更把结论更正为“Verification is not hard,it is very hard”。现在愈来愈达成共识：单一的设计工具难以解决验证问题，而需要一系列复杂的工具和技术，来减少设计错误数，使之达到可接受的程度。SoC 经过6、7 年的发展，有了广阔的市场。SoC 验证研究领域在验证技术、验证方法学、测试码提取、验证描述语言、IP 核重用验证、验证流程及验证评估方面取得了长足进步。但总体而言验证技术已经落后

12、于设计和制造能力，模拟和验证工作成为整个SoC 学科发展的制约瓶颈，给提高设计生产率造成了障碍。如何构建一种更快更好的设计验证方法学是当前SoC 业界所关注的问题。图3 SoC验证流程图图4 模块/IP级验证流程图5 系统级设计验证流程图6 SoC 验证平台四、本公司支持的板卡1、平台概述： 本平台由载卡和子卡组成的一个MIMO-Wifi SOC的理想验证系统，实现了射频，中频，基带一体化处理，适用于802.11n，LTE以及其他新兴无线通讯标准。载卡是基于最先进的FPGA技术构建的，芯片选择的是xilinx公司的V6系列 XC6VSX475T。子卡包括4个FMC板卡，每个包含一个2路AD，

13、一个2路DA。2、处理板技术指标1. 信号处理功能，基于FPGA的PCIe板卡架构。FPGA芯片选择xilinx公司V6系列 XC6VSX475T。该芯片具有高新能的逻辑和数字信号处理以及基于低功耗的GTX6.5Gbps串行收发器串行连接能力。多达64个GTH串行收发器可提供高达11.2Gbps带宽。 2. 具备板上存储能力。FPGA外扩DDR3 SODIMM，支持2GB容量。 3. FPGA外挂FLASH，程序或者数据固化功能，支持32 MB。 4. 支持I2C的E2PROM，为4K*8bit空间。 5. 支持PCIe总线接口，为X8通道。 6. 支1路千兆以太网接口，外接PHY芯片，为电口

14、RJ45。 7. 支持1路UART接口，用于主机参数配置，采用RJ45接口。 8. 支持1路USB接口 支持USB2.0 Slave。(采用FMC-LPC-1 连接器扩展) 9. 板载JTAG接口，支持ChipScope调试 10. 板载复位，时钟:100M 50M 25M。 11. 板载逻辑分析仪接口，支持64bit数据输出。(采用FMC-LPC-1 连接器扩展) 12. 支持32bit IO输出，用于对射频模块的同步时序控制。 13. 支持4路FMC-LPC-1 连接器扩展，用于连接AD/DA扩展卡。3 、AD/DA 子卡技术指标1. 板载4路FMC接口,每个FMC支持2路AD输入，2路D

15、A输出,共8路AD输入，8路DA输出。 2. 一路SPI，用于对射频模块的配置。 3. 8路ADC数据采集。14-bit, 125MSPS ADC，输入信号幅值1V，50欧姆阻抗， 4. 8路DAC模拟输出，14-bit, 160MSPS,输出信号幅值为1V，50欧姆阻抗，物理接口为 SMA。 5. FMC板卡D/A AD9777芯片，该芯片为16位分辨率，最大输入速率为160Msps，最大DAC更新速率400MSPS，该系列器件具有可选插值率(2x/4x/8x)以及能够以Fs/2、Fs/4或Fs/8混频的复合调制器。 6. A/D转换采用LTM9002f芯片，该芯片集成了两个14位的高速AD

16、C，采样速率高达125MSPS。4、供电要求 板卡供电为PCIe接口 +12V，或者外部+12V单电源供电。5、软件功能1. 支持以太网传输。 2. AD/DA数据的读写配置参考程序。 3. FPGA完整的DDR3控制。 4. 支持USB数据收发传输。 5. 支持JTAG下载，Flash CPI引导， systemACE CF卡下载。 6. 支持PCIe总线接口。6、应用领域 可用于验证LTE，Wimax，WIFI-OFDM等新兴无线通讯标准。1. Overview Consisting of a mother card and a daughter card， the platform is

17、 a ideal verification system for MIMO-WIFI SOC. It realizes the streamline process of RF, IF and baseband signals and applies to 802.11n, LTE and other new wireless telecommunication standard (WTS).The mother board is based on the Xilinx FPGA V6-XC6VSX475T and the daughter board consists of 4 FMC bo

18、ard with 2 AD and 2 DA on each.2. Features of the mother board (1) Data processing, PCIe.FPGA: XC6VSX475T.The FPGA has high-performance in logical and digital signals processing and GTX6.5Gbps rocketio of low power consumption. 64 GTH rocketio can provide 11.2Gbps bandwidth. (2)DDR3 SODIMM, memory c

19、apacity 2GB. (3)program or data-cure, 32MB Flash memory. (4)I2C E2PROM,4K8bit (5)PCIe8 (6)GBE, PHY in RJ45 (7)Support UART interface, RJ45, for congnos of mainframe. (8)Support USB2.0 interface. (9)Support JTAG interface and ChipScope debug. (10)Reset on board, clock:100M, 50M, 25M (11)Logic analysi

20、s interface on board, 64bit. (12)32bit IO for the synchronous timing control of RFMOD. (13)Support 4-way FMC-LPC-1 connector extension for?3.Features of the AD/DA daughter board (1)4-way FMC interface, each supports 2 channels of AD input and 2 channels of DA output. 8 channels for AD input and 8 channels for DA output in total. (2)1 SPI, for the configuration of RFMOD. (3)8 channels ADC data acquisition, 14-bit, 105-MSPS ADC, input signal amplitude 1V, 50ohm, SMA interface. (4)8 channels DAC analog output, 14-bit, 48MSPS, output voltage 1V, 50ohm, SMA interface. (5)FMC board: D/A AD9777, 16