微机原理课件-第5章n

1、1A.A.内存储器的工作原理内存储器的工作原理B.B.内存储器与内存储器与CPUCPU的连接的连接31.1. 能够保存一位二进制信息的具有记忆功能能够保存一位二进制信息的具有记忆功能的单元电路叫一个存储元，比如一个电容的单元电路叫一个存储元，比如一个电容就可以是一个存储元；就可以是一个存储元；2.2. 8 8个存储元构成一个存储单元，可以保存一个存储元构成一个存储单元，可以保存一个字节的二进制信息；个字节的二进制信息；3.3. 许多存储单元构成了存储器；许多存储单元构成了存储器；4.4. 存储器有两种基本操作：读操作和写操作；存储器有两种基本操作：读操作和写操作；41. 按存储器的系统结构划分

2、：按存储器的系统结构划分：1. 主存储器主存储器(内存、主存）内存、主存）2. 辅助存储器（外存辅助存储器（外存)3. 高速缓冲存储器高速缓冲存储器cache2.2. 按存储介质分类按存储介质分类1.1. 半导体存储器半导体存储器-用半导体器件组成的存用半导体器件组成的存储器称为半导体存储器。如晶体管晶体储器称为半导体存储器。如晶体管晶体管逻辑组成的管逻辑组成的TTLTTL存储器、存储器、MOSMOS六管存储器六管存储器等；等；2.2. 磁性材料存储器：磁盘、磁带；磁性材料存储器：磁盘、磁带；3.3. 光盘等；光盘等；51.随机存储器：随机存储器：1. 双极型半导体双极型半导体RAM，是以晶体

3、管触发器作为基，是以晶体管触发器作为基本存储电路，本存储电路，TTL电路；高速，功耗大、集成电路；高速，功耗大、集成度低，成本高；度低，成本高；2. MOS型型RAM（Metal Oxide Semiconductor)低低速，功耗低、成本低、集成度高；速，功耗低、成本低、集成度高；1. 静态静态SRAM是以双稳态触发器作为存储元是以双稳态触发器作为存储元2. 动态动态DRAM是用电容存储信息，需要刷新；是用电容存储信息，需要刷新；2.只读存储器只读存储器ROM1. 掩膜式掩膜式ROM2. 可编程式可编程式PROM3. 可擦除可编程式可擦除可编程式EPROM4. 电可擦除可编程式电可擦除可编程

4、式E2PROMbecGSD61 1、存储容量、存储容量存储容量存储单元个数存储容量存储单元个数每个存储单元位数每个存储单元位数如：如：SRAMSRAM芯片芯片62646264，它的容量为，它的容量为64Kb64Kb。它有。它有8K8K个存储个存储单元，每个存储单元存储单元，每个存储单元存储8 8位二进制信息。位二进制信息。再如：再如：DRAMDRAM芯片芯片NMC41257NMC41257的容量为的容量为256K256K1 1，即它有，即它有256K256K个单元，每个单元存储个单元，每个单元存储1 1位二进制信息位二进制信息; ;2 2、存取时间、存取时间T TA A存取时间又称存储器访问时

5、间，即从启动一次存储器存取时间又称存储器访问时间，即从启动一次存储器操作到完成该操作所需要的时间；如从发出读操作操作到完成该操作所需要的时间；如从发出读操作到读操作完成。到读操作完成。例：例：MT 48 LC 16M8 A2 TG -8EMT 48 LC 16M8 A2 TG -8E73 3、存储周期、存储周期T TC C连续启动两次独立的存储器操作所需的最小时间连续启动两次独立的存储器操作所需的最小时间间隔。存储器在完成上一次操作后不能马上启动下一间隔。存储器在完成上一次操作后不能马上启动下一次存储器操作，需要有一定的延迟时间。所以存储周次存储器操作，需要有一定的延迟时间。所以存储周期大于存

6、取时间。期大于存取时间。采用采用MOSMOS工艺的存储器，存取周期为几十到几百工艺的存储器，存取周期为几十到几百nsns以下，双极型以下，双极型RAMRAM存取周期最快可达存取周期最快可达10ns10ns以下。以下。4 4、可靠性、可靠性故障间隔平均时间故障间隔平均时间MTBFMTBF约为约为5 510106 6 1 110108 85 5、功耗、功耗低功耗器件可提高可靠性；低功耗器件可提高可靠性；85.2.15.2.1、静态随机存储器、静态随机存储器SRAMSRAM六管静态基本存储电路双稳态触发器T3T4T1T2T5T6VCCT7T8ABY地址选择线I/OI/OX地址选择线9VccWECS2

7、A8A9A11OEA10CS1D7D6D5D4D312345678910111213142827262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GND1.1. 1313根地址信号线通根地址信号线通常接系统地址总线常接系统地址总线的低的低1313位；位；2.2. 8 8根数据线，与系统根数据线，与系统数据总线相连；数据总线相连；3.3. CS1CS1，CS2CS2两根片选两根片选信号线；信号线；4.4. OEOE输出允许信号；输出允许信号；5.5. WEWE写允许信号；写允许信号；10 tw twcA0 A12D0 D7tDW CS1 CS2

8、 WE SRAM 6264 写操作时序图写操作时序图11SRAM 6264 读操作时序图读操作时序图 A0 A12 CS1 OE D0 D7 tOE tCO tRW CS2 12根据地址线的根数，根据地址线的根数，SRAMSRAM芯片分为：芯片分为：根据数据线的根数，可以判断芯片中一个存储根据数据线的根数，可以判断芯片中一个存储单元能保存多少位二进制信息；单元能保存多少位二进制信息；1113141516611662646212862256625122KB8KB16KB32KB64KB13如何使用存储器芯片，即如何实现它与系统的如何使用存储器芯片，即如何实现它与系统的连接，关键的问题是如何安排芯

9、片的地址连接，关键的问题是如何安排芯片的地址范围使其满足用户的要求；范围使其满足用户的要求；存储器地址译码的方法：存储器地址译码的方法：1. 全地址译码方式全地址译码方式2. 部分地址译码方式部分地址译码方式14q全地址译码方式全地址译码方式使用使用CPUCPU系统提供的全部地址总线；即所有的系统提供的全部地址总线；即所有的高位地址线译码输出作为片选信号，低位地高位地址线译码输出作为片选信号，低位地址信号线与存储芯片的地址线一址信号线与存储芯片的地址线一 一相连。这一相连。这样，每个存储单元在整个内存空间中具有唯样，每个存储单元在整个内存空间中具有唯一一 的一个地址；的一个地址；对于对于626

10、46264芯片，用芯片，用CPUCPU系统中低系统中低1313位地址信号位地址信号（A0A12A0A12）决定）决定62646264芯片中每个存储单元的芯片中每个存储单元的地址，用高地址，用高7 7 （A13A19A13A19）位地址信号决定芯）位地址信号决定芯片在整个内存中的地址边界。片在整个内存中的地址边界。156264芯片的地址范围：芯片的地址范围：F0000HF1FFFH11110000000 11110001111A19A18A17A16A15A14A13&1#CS1A12A0D7D0高位地址线全部参加译码6264A12-A0D7-D0#OE#WE16A19A18 A17A1

11、6 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 3E000H 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 13FFFFH 8088系统系统BUSSRAM6264D0 D7D0 D7A0A0A12A12MEMWMEMRWECS2+5VOE11CS1A19A18A17A16A15A14A13&A1317D0 D7D0 D7A0A0A12A12MEMWWEMEMRCS2+5VOE&1A19A18A17A16A15A14A13CS1Y7

12、G1G2BG2ACBASRAM6264A19A18 A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 3E000H 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 13FFFFH 138译码器若若Y7=0，必需使：，必需使：CBA=111G2A=0G2B=0G1=1&18q部分地址译码方式部分地址译码方式仅仅使用系统地址总线的一部分，通常是使用仅仅使用系统地址总线的一部分，通常是使用高位地址总线的一部分进行译码输出作为片高位地址总线

13、的一部分进行译码输出作为片选信号，而低位地址信号线与存储芯片的地选信号，而低位地址信号线与存储芯片的地址线一址线一 一相连。一相连。部分地址译码方式使地址出现重叠区；部分地址译码方式使地址出现重叠区；19同一物理存储器占用两组地址：同一物理存储器占用两组地址： F0000HF1FFFH B0000HB1FFFH A18不参与译码不参与译码A19A17A16A15A14A13&1到6264CS1208088系统系统BUSSRAM6264D0 D7D0 D7A0A0A12A12MEMWMEMRWECS2+5VOECS1&A19A17A15A14A13A19A18 A17A16 A1

14、5A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 1 X 1 X 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 X 1 X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1AE000AFFFFHBE000BFFFFHEE000EFFFFHFE000FFFFFHY721q译码片选法：将高位地址线总线中的某根或某几根译码片选法：将高位地址线总线中的某根或某几根译码输出作为片选信号；译码输出作为片选信号；q线性片选法：将高位地址总线的线性片选法：将高位地址总线的1根直接连接到存储根直接连接到存储芯片的片选信号端；芯片的片选信号端；特点

15、：简单，多片存储芯片地址不连续，且有时重特点：简单，多片存储芯片地址不连续，且有时重复。多用在芯片数目少的情况下。复。多用在芯片数目少的情况下。部分地址译码仅用于单片机系统和简易微控系统；部分地址译码仅用于单片机系统和简易微控系统；228088系统系统BUSSRAM6264D0 D7D0 D7A0A0A12A12MEMWMEMRWECS2+5VOECS1&A19A17A15A14A1323例例5-1 用存储器芯片用存储器芯片SRAM6116构成一个构成一个4KB的的存储系统，要求其地址范围在存储系统，要求其地址范围在78000H78FFFH之间；之间；VccA8A9R/WOEA10CS

16、D7D6D5D4D3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2GNDA19A18 A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1第一片第二片分析：分析

17、：6116 2K8bits 由此得知：需要由此得知：需要2片片6116芯片；芯片；第一片的地址范围为：第一片的地址范围为：78000H787FFH第二片的地址范围为：第二片的地址范围为：78800H78FFFH地址展开：地址展开：248088系统系统BUSD0 D7D0 D7A0A0A10A10MEMWR/WMEMROECSD0 D7D0 D7A0A0A10A10MEMWR/WMEMROECSA19&1&Y0Y1A14A18A17A16A15A13A12A11G1 G2B G2A LS138 C B A25数据线D字选线T1C动态存储器是通过把电荷存储到电容中来实现信息存储的。

18、单动态存储器是通过把电荷存储到电容中来实现信息存储的。单管管MOS动态存储电路的优点是线路简单，单管占用面积小，集动态存储电路的优点是线路简单，单管占用面积小，集成度高，速度快；缺点是读出是破坏性的，而且单元读出信号成度高，速度快；缺点是读出是破坏性的，而且单元读出信号较小，要求有高灵敏度的读出放大器；另一个缺点是刷新。较小，要求有高灵敏度的读出放大器；另一个缺点是刷新。字选线（地址选择线）字选线（地址选择线）位线位线D（数据线）（数据线）分布电容分布电容C0存储电容存储电容CT12612345678161514131211109NCD INWERASA0A1A2GNDVCCCASD OUTA

19、6A3A4A5A71.1. 位片式位片式 64Kbit64KbitA0A7A0A7地址输入线，分时复用，地址输入线，分时复用，1616位地址分为两次输入，称位地址分为两次输入，称为行地址和列地址，它们被为行地址和列地址，它们被分别锁存到芯片内部的锁存分别锁存到芯片内部的锁存器中；器中；1.1. D DININ和和D DOUTOUT数据输入、输出线；数据输入、输出线；2.2. WEWE写允许信号线；写允许信号线；3.3. RAS:RAS:行地址锁存信号；行地址锁存信号；4.4. CAS:CAS:列地址锁存信号；列地址锁存信号；27X地址译码Y地址译码0.00.255255.0255.255X0X

20、255Y0Y255I/OA0A7A0A7 DINDout DINDout28将动态随机存储器的每一位信息读出并写入的过程。将动态随机存储器的每一位信息读出并写入的过程。刷新的方法是使列地址信号无效，行地址有效，然刷新的方法是使列地址信号无效，行地址有效，然后将这一行的信息读出再写入即刷新。后将这一行的信息读出再写入即刷新。每次送出不同的行地址就可以刷新不同行的存储单元，每次送出不同的行地址就可以刷新不同行的存储单元，将行地址循环一遍，则刷新了整个芯片的所有存储将行地址循环一遍，则刷新了整个芯片的所有存储单元。刷新时位线上的信息不会送出到数据总线上。单元。刷新时位线上的信息不会送出到数据总线上。

21、DRAMDRAM要求每隔要求每隔28ms28ms刷新一次，它称为刷新周期。刷新一次，它称为刷新周期。29A0A7A8A15ABLS158SADDSELD0D7LS245ABDR EMEMRRAMADSELD0D721648片片RAS0CAS0A0A7RAS0CAS0MEMWWE DRAM读写简化电路示意图读写简化电路示意图30使用多个芯片组成存储系统：使用多个芯片组成存储系统：1 1、存储容量的位扩展、存储容量的位扩展 位扩展的电路连接方法：将每一个存储芯片位扩展的电路连接方法：将每一个存储芯片的地址信号线和控制线并联地接到系统总线的地址信号线和控制线并联地接到系统总线上，将他们的数据线分别引

22、出连接至数据总上，将他们的数据线分别引出连接至数据总线的不同位上；线的不同位上；地址总线地址总线ABA7A0A15A8A7A0A15A8A7A0A15A8A7A064KbD7WERASCASA7A064KbD6WERASCASA7A064KbD0WERASCASWERASCASD5D1数据总线数据总线DB64KBMEMW行选行选列选列选用用8个个2164构成容量为构成容量为64KB的存储器的存储器31字扩展的电路连接方法是字扩展的电路连接方法是 ：将每个芯片的地：将每个芯片的地址信号、数据信号、和读写信号全部并联在址信号、数据信号、和读写信号全部并联在一起，只将片选信号分别引出到地址译码器一起

23、，只将片选信号分别引出到地址译码器的不同输出端。的不同输出端。CPU8088276427646264626427642764626462643:8CBAY7Y6Y5Y4Y3Y2Y1Y0G1G2AG2BAB19AB18AB17AB16IO/MAB15AB14AB13DB0DB7AB0AB12CSCSCSCSCSCSCSCSOEOEOEOEOEOEOEOEWR RDWRWRWRWR33构成一个容量为构成一个容量为M M N N位的存储器，如果使用位的存储器，如果使用m m n n的芯片，则需要的芯片数为：的芯片，则需要的芯片数为：(M/m)(M/m)(N/n)(N/n)例：用例：用Intel216

24、4Intel2164构成容量为构成容量为128KB128KB的内存；的内存；64Kb864Kb8D0D7A0A15A16译码电路图图 5-23 字位扩展应用举例示意图字位扩展应用举例示意图CPU内部寄存器高速缓存CacheSRAM SSRAM内存DRAM SDRAM虚拟存储（硬盘）微机存储器的层次结构微机存储器的层次结构355.4 高速缓冲存储器cache例：主频为例：主频为733MHz的的P，一次指令执行时间为，一次指令执行时间为1.35ns，同时期的内存，同时期的内存SDRAM存取时间为存取时间为7ns；解决方法：解决方法：1. 在基本总线周期中插入等待周期在基本总线周期中插入等待周期2.

25、 采用快速采用快速SRAM3. 在在CPU与与DRAM中插入小规模高速中插入小规模高速SRAM，即，即cache中央处理器Cache主存存储体系的实现依据：存储体系的实现依据： 程序运行时，在时间上的局部性和空间上的局部性程序运行时，在时间上的局部性和空间上的局部性:1.时间上的局部性：最近的未来要用的指令和数据可能是正在使用的指时间上的局部性：最近的未来要用的指令和数据可能是正在使用的指令和数据，因为程序存在循环、时间上邻近。令和数据，因为程序存在循环、时间上邻近。2.空间上的局部性：最近的未来要用的指令和数据可能与现在使用的指空间上的局部性：最近的未来要用的指令和数据可能与现在使用的指令和数据在空间上是邻近的，因为大部分指令是顺旬存储的。令和数据在空间上是邻近的，因为大部分指令是顺旬存储的。Cache的基本工作原理的基本工作原理1.存储存储 组织：组织：cache和主存分成大小相同的块。和主存分成大小相同的块。2.cpu给出主存地址，其中块号送到主存给出主存地址，其中块号送到主存cache