光控计数器的设计

1、郑州科技学院数字电子技术课程设计题 目光控计数器的设计学生姓名 专业班级 学 号院（系）信息工程学院指导教师 完成时间2013年11月29日1课程设计的目的12课程设计的任务与要求13设计方案14设计原理及功能说明21.1 工作原理21.2 功能说明25 单元电路的设计 65.1 光控电路部分65.2 脉冲整形部分65.3 加减信号产生部分 75.4 计数及数码管显示部分86 硬件的调试97 总结 9参考文献 12附录1 ：原理图 13附录2 :元器件清单13附录3：实物图151课程设计的目的(1)熟悉逻辑门电路、集成芯片和 555定时器等器件的内部结构和 功能，合理运用其内部及其功能，完成相

2、应的设计工作。(2)学会使用电路仿真软件如：Mutisim。(3)能够对电子电路、印刷电路板、电子元器件等一些相关与电子和焊接等方面的知识有进一步的认识，并独立对其进行测试与检查。(4)这次试验对焊接技术、排错调试、以及相关设备的使用等方面的得到了比较全面的锻炼和提高。并进一步巩固了在课堂上学习的理论知识。2课程设计的任务与要求基本功能：(1)使用逻辑门电路、集成芯片及555定时器等器件完成光控计数器的设计；(2)使用光敏元件采集信息，通过调整进行计数；(3)采用2位数码管进行计数，计数范围在 0-99,可进行复位。扩展功能：对进出加以区分，进入时计数器进行加，出去时计数器进行减。3设计方案整

3、个系统由五个部分组成：光控电路、触发脉冲、加减计数、显示译码和数码显示，其系统整体框图如下：图3-1 系统整体框匿4 设计原理及功能说明4.1 工作原理首先由光控电路将接收的光信号转换为电信号，经由555定时器组成的施密特触发器整形和555定时器组成的单稳态触发器触发脉冲， 输出计数脉冲信号。再通过计数器和译码器，在数码显示管上显示数目 的增加或减少，实现自动计数的功能。4.2 功能说明光电转换电路：光电转换电路用于将光信号转换为系统所需的电信 号。由于需要进行数目的加和减的运算，此部分需要两个相同的光控电 路。每个电路的组成为：一个发射管，一个接收管，同时还有一个370欧姆和一个5.1K欧姆

4、的电阻。接通电源后，接收管接收到发射管射来 的红外光线。当有人通过两个二极管间时，内阻减小，集电极输出低电平，送至施密特触发器。时钟脉冲产生电路：对于双D触发器所需要的1000Hz的脉冲, 由于在本课题中电路对脉冲的精确度要求不是很高而晶体振荡需要 分频，所以采用了 555定时器构成的多谐振荡器，使其产生需要的 方波作为触发器和计数器的CP脉冲。时序控制电路：时序控制电路在本课题中主要用于判断计数的增加或是减少，在此选用了一个 D触发器、三个74LS00芯片来实现。设计思路如下：设初始状态为 0,由光控电路部分产生的两列脉冲分别为A, B,设置计数器为增加状态时，如图 4-1所示。11/111

5、/0图4-1增加状态时序逻辑分析图如上图时序逻辑分析图所示，可得真值表如表4-1所示:表4-1增加状态时序控制电路真值表Word资料ABQ (t)Q (t+1 )Z0000001000100101100000100011001011011111得卡诺图如图4-2所示:因此，得(4-2)0001111001111图4-2增加状态时序控制电路卡诺图Q (t+1 ) =AB ' +AQ(4-1)二(AB ' ) '( AQ )(4-3)Z=ABQ (t)同理：设置计数器为减少状态时，其时序逻辑分析图如图4-3所示。11/101/0图4-3减少状态时序逻辑分析图如上图时序逻辑分

6、析图所示，可得真值表如表 4-2:表4-2减少状态时序控制电路真值表A B Q (t) Q (t+1 ) Z0000001010100001100000100011101010011111得卡诺图如图4-4E：图4-4减少状态时序控制电路卡诺图所以：Q (t+1 ) = BA' +BQ(4-4)=(BA' ) ' ( BQ) '(4-5)Z=ABQ (t)(4-6)计数和译码和显示部分：计数和译码由两个计数器、两个译码器和两个数码管来完成，用于接收计数脉冲信号并将其转化成单独的信号输出并显示。在本课题中选用了74LS192加减计数器、74LS47和共阳极LED数

7、码显示管。5单元电路的设计5.1 光控电路部分如图5-1,采用两个开关模拟两个光电管对，平时保持高电平，当 有人通过，遮住光路时，输出低电平。在实际电路中，对于红外发光二 级管，正极接一个510欧姆的限流电阻后接电源，负极接地；对于红 外接收管，负极直接接电源，正极接一个 3K欧姆的电阻后接地。脉冲 信号从电阻上引出。VCC-pj 5 VJ2p I >J vCKey = ajiKey = B图5-1光控电路部分电路图5.2 脉冲整形部分用555芯片构成单稳触发器，每次触发产生一个1s左右的方波脉冲（仿真时为10ms）。目的是将实际中可能不重合的脉冲信号变为重 合的信号，同时，由于此触发器

8、不具有重触发的功能，所以此电路还兼 Word资料有消抖的功能。脉冲整形部分电路图如图 5-2所示。图5-2脉冲整形部分电路图5.3 加减信号产生部分此部分由一个D触发器和一个由两个与非门构成的基本 RS触发器 及三个与非门构成。（如图5-3）U15BB74LS74D图5-3加减信号产生部分电路图A、B分别为经整形后的脉冲信号。与非门 C的输出作为计数器 74LS192的减计数信号；与非门 D的输出作为计数器74LS192的加计 数信号。5.4 计数及数码管显示部分计数及数码管显示部分电路图如 5-4所示。计数部分由两片74LS192异步级联而成。从低位的 QA、QB端和 高位的QB端经与门引出

9、异步清零信号，实现计数到28时+1回到00。 实际中，与门由一个四输入与非门74LS20和一个二输入与非门74LS00 构成，仿真中直接使用与门。从高位的QD端经与非门引出异步置数信 号，实现计数到00时-1回到99。开关的作用是手动清零功能，可以用一个复位开关实现（实际中是 需要时用导线直接接电源），仿真中用一个单刀双掷开关实现，并与异 步清零信号经过或门接到74LS192的清零端。显示部分由两个共阳数码管和与其相配的译码器74LS47构成，限流电阻为300欧。VCCVCC二14R3R42622721152212 1149VCCVCCA BC D126126VCC42VCCQQ741S192

10、D37VCC354443downU12OR22X8DIP300 Q2X8DIP300 QU10 74LS47DU674LS192DOOOOOOO7 VCC VCC5VOO&&SU7 74LS47DA B CD，U17A 74LS11NU11B74LS00D图5-4计数及数码管显示部分电路图6硬件的调试在实际电路搭建中，出现的问题主要有三个。其一，低位的74LS192 的地线未接，导致计数产生混乱。其二，加计数时会在基本RS触发器的B信号的输入端产生了一个毛刺，产生的原因未知，解决方法是加一 个较大的吸收电容，电容为1uF,小电容不能吸收干净。其三，由于是 两片计数器是异步级联，

11、所以在计数到 20后-1会产生一个瞬间的29 信号，此信号会是计数器清零，解决方法是在清零信号端加一个大电容 (10uF),吸收这个瞬间的清零信号。7总结两周的数电课程设计，印象最深的是要设计一个成功的电路，必 须要有一个好的设计。设计思路是最重要的，只要设计思路是成功的, 那设计已经成功了一半。其次还要有耐心，要有坚持的毅力。在整个 电路的设计过程中，花费时间最多的是各个单元电路的连接及电路的 细节设计和检测上，如CP脉冲的供给通断，计数器的进位连接等。 在整个过程中，我深刻的体会到在设计过程中，需要反复实践，其过 程很可能相当烦琐，有时花很长时间设计出来的电路还是需要重做， 那时心中未免有

12、点灰心，有时还特别想放弃，此时更加需要静下心， 查找原因。止匕外，团队精神和老师的指导对本次课题的完成也是相当 重要，在此对我的合作伙伴和指导老师表示感谢。总体来说，这次课 程设计受益匪浅。在摸索该如何设计电路使之实现所需功能的过程 中，特别有趣，培养了设计思维，增加了实际操作能力。在体会到了 设计电路的艰辛的同时，更体会到成功的喜悦和快乐心得体会。Word资料参考文献1阎石.数字电子技术基石（第五版）M.高等教育出版社，20062谢佳奎.电子线路（线性部分）（第四版）M.高等教育出版社，19993谢自美.电子线路设计实验测试（第三版）M.华中科技大学出版社20064门宏.怎样识别和选用集成电

13、路M.人民邮电出版社，20075中国集成电路大全M.国防工业出版社.1990附录1:原理图VCCVCCVCCT 5VVCC5VU3B74LS00DSTU3ACONU5B2PRKey = SpaceC374LS74Y10k。OUT U16555_TIMER_RATEDVC5V5VKey = SpaceDISTHRTRI74LS00D-2CLRABCDOOGRLBBABC DR32X8DI300U10AB CDOOG：47DAB C DR LBB 5552ER RATEDVCC.RST OUTDISTHRTRICONR21 10k QGNDVCCJ3U1AB CD74LSUU1CU1374LS192D00D74LS00D74LS192DDNL-U15D