用中档FPGA实现多相滤波器

1、用中档fpga实现多相滤波器在现代系统中，处处都可以看到数字信号处理（ ）的应用，从mp3播放器、数码相机到手机。dsp设计人员的工具箱的支柱之一是有限脉冲响应（ fir ）。fir滤波器越长（有大量的抽头），滤波器的响应越好。然而这里有折衷的状况，因为大量的抽头增强了对规律的需求、增强了计算的复杂性，增强了功耗，以及可能引起饱和/溢出。多相技术可以用于实现滤波器，拥有与传统fir滤波器可比的结果，而且用法了较少的规律、需要较少的计算资源、更低的功耗，并削减了可能的饱和/溢出。可用如今新型的小规模、中档的，如latticeecp3 来实现这些滤波器。基本概念进入dsp世界可能会有些令人生畏，因

2、此，让我们首先介绍一些容易的概念。对于数字系统，如音频，视频和无线领域，形成信号的结果是与采样率相关的。举例来说，以48 khz（即每秒48000个样本）对专业音频信号举行采样。相比之下，消费者的cd播放机则用法44.1 khz的采样率。多速率系统多速率系统用法多个采样速率。在某些状况下，运行于某个速率的系统的一部分需要一个本来以另外某个速率采样的信号（转换专业音频到消费者的cd音频就是一个例子）。在这种状况下，原始信号的速率必需按照需要增强或削减。或者针对特定的用途，也可能以比实际需要更高的速率对本来的数据举行了采样。因此，降低采样率，然后运行所得到的数据就可以大幅度降低数据吞吐量的要求，降

3、低对存储器的要求，提高处理效率并降低功耗。向下采样和抽取让我们首先考虑降低采样率的问题。假设我们有一个信号，本来以我们称之为fhz的某一频率举行采样，如1所示。图1 用f hz采样率对原始信号采样现在假设我们要降低采样率至本来频率的1/4。达到此目的一个办法来就是容易地扔掉每四个原始采样中的三个，2所示。图2 用1/4 f hz采样率得到新的信号在数字信号处理中， “混叠现象”是指采样时造成不同的延续信号彼此难以区别的状况，它们相互“混叠”。 混叠现象也称为失真，或赝品，即源于采样重构的信号不同于本来的延续信号。假如我们丢弃了如上文所研究的一些样本，由此得到的信号会含有混叠现象的赝品。作为一个

4、容易的例子，考虑一个音频信号，可能含有人耳听不见的高频重量的乐曲。假如我们以过低的速率对这个信号采样（当我们丢弃一些样本时，事实上是我们正在做的事情），然后用数字模拟转换器重构这个乐曲，我们可以听到欠采样高频重量的低频混叠。为了避开这种状况，频繁的做法是在丢弃不想要的样本之前，用去除不要的高频，3所示。图3 在丢弃任何样本前对这个信号举行滤波普通而言， “向下采样”只是指丢弃样本的处理而不执行滤波的操作。相比之下， “抽取”指的是降低采样率的囫囵过程，即执行滤波操作，然后丢弃样本。事实上， “向下采样” 、“下变频”和“抽取”往往交替用法。“抽取因子”是指输入采样率与输出采样率之比。通常用字母

5、m来表示。在上面的例子中，输入速率是输出速率的4倍，所以m=4。向上采样和内插现在考虑的状况是，我们希翼提高采样率。这样做的缘由是为了使系统的另一部分与信号运行在更高的采样速率。假设我们从一个信号开头，即本来以我们称为fhz的某个频率举行采样的信号，4所示。图4 采样率为f hz的原始信号现在假设我们要增强采样率为本来频率的4倍。我们开头在原始样本之间插入零值样本，以提高采样率，5所示。图5 用零值样本对原始信号举行扩充但现在有一个问题，由于新的零值样品添加了不要的频谱重量至信号。为了解决此问题，我们对这个新的信号举行了滤波，除去了不想要的重量，产生了更合适的采样值，6所示。图6采样率为4倍

6、fhz的终于信号从技术上讲， “ 向上采样 ”只是指插入零值样本的过程。相比之下， “内插”指的是增强采样率的囫囵过程，即插入零值样本，然后举行滤波操作1。事实上， “向上采样 ”、“向上转换”和“内插”往往交替用法。“内插因子”指的是输出采样率对输入采样率的比例。这通常用字母l来表示。在上面的例子中，输出速率4倍于输入速率，因此，l = 4 。这个过程的图形解释参见图7。图7 插入零值样本后对这个信号举行滤波重采样前面的研究中，应当指出的是，抽取和内插因子可以假设为惟独整数值。也就是说，我们只可以抽取或内插整数因子，而不是分数因子。例如，假如举行抽取，我们只能丢弃整数的样本（2个中的1个、3

7、个中的1个、3个中的2个、3个4个中的3个，等等）。假设我们要修改信号的采样率，以便在两个子系统之间举行接口。假如子系统的采样率的比率是一个整数值，那么我们只需要执行抽取或内插。但是，假如采样率的比率是一个分数值，那么我们需要举行抽取和内插的组合，这样的过程称之为重采样。例如，假如用2.5因子举行重采样，首先我们用插值因子为5 ，然后用抽取因子2产生输出对输入采样率为5/2 = 2.5的采样率，8所示。图8 重采样（l= 5、m= 2 ）在实践中，8所示的内插和抽取滤波器将组合在一起。术语“重采样因子”是指输出采样率和输入采样率之间的比例。不考虑涉及的频率，这可以表示为内插和抽取因子l/m之间

8、的比例，在上面的例子中就是5/2 = 2.5。作为另一个例子，考虑重采样专业音频信号的过程，采样率为48千赫，对于消费者的音频设备，需要的采样率为44.1千赫。在这种状况下，重采样因子等于输出速率对输入速率之比： 44.1 khz /48 khz = 0.91875 。看看另一种办法，采样速率必需由48,000hz转变到44100hz，这意味着输入输出比为44100/48,000 = = 441 / 480 = 147 / 160。因为在147和160中没有公共的因子，我们只好就此止步，这意味着我们需要的内插因子为147 ，然后抽取因子为160，9所示。图9 对商业音频重采样（l= 147、m

9、= 160 ）再次解释，重采样因子可表示为内插和抽取因子l/m之间的比例，就是147/160 =0.91875 。毫不意外，这正是我们得到的与输入和输出采样率的比例彻低相同的值，由于所需的内插和抽取因子源于这些比率。介绍fir滤波器有两种基本类型的数字滤波器：有限脉冲响应（ fir ）和无限脉冲响应（ iir）。iir滤波器用法反馈，而且往往是仿照传统的模拟滤波器的响应。反馈的用途意味着他们的脉冲响应是递归的，并延长到无限的时段。虽然可以用比fir滤波器更少的计算来实施iir滤波器，iir滤波器可能有稳定性的问题，他们可能与用fir滤波器完成的性能不匹配。相比之下， fir滤波器没有反馈，这意

10、味着它的脉冲响应在一个有限的时光范围之内。 fir滤波器拥有优于iir滤波器的几个优点，其中包括一个事实，即在囫囵频谱范围，他们有彻低恒定的群时延，在全部频率范围内，不论滤波器的大小，他们是彻低稳定的。通用fir滤波器的图形表示10所示。在这种状况下，输入样本xn通过一系列的缓冲寄存器（这些都标志为z-1，对应延时单元的z变换）。图10 经典fir滤波器的通用表示滤波器的工作原理是用一系列的常数（称为抽头系数）乘以一系列最新的n个数据采样，并对所得到的数组的单元举行求和。通过转变系数和滤波器抽头数目的加权（值），fir滤波器事实上可实现几乎任何所需的频率响应特性。问题是fir滤波器可能需要大量

11、的抽头（有时数百个），以实现其预定的目标。每一个抽头需要消耗规律资源的乘法器累加器（ mac ）单元。另外在每个时钟，每个抽头执行消耗功率2的乘法和加操作。用多相fir滤波器举行抽取多相滤波器的基本概念是把fir滤波器分割成若干较小的单元，然后组合这些单元的结果。首先，让我们考虑一个基于常规8抽头fir滤波器的抽取子系统的符号表示，11所示（为了用法这些例子，我们假设抽取因子为m = 4 ）。图11 基于传统的8抽头fir滤波器的抽取器的符号表示现在让我们假设主时钟正在以某一频率fhz运行。像往常一样，在滤波操作之后任何不要的样本将被丢弃，但这样做是低效率的，由于这意味着是以彻低的时钟频率在举

12、行滤波。用另一种方式来看这种操作，即在每个时钟时刻，每个抽头级执行乘法和加运算。相比多相实现的状况，我们可以将本来的8抽头fir滤波器分为四个2抽头子滤波器，12所示。图12 基于4 × 2抽头多相滤波器的抽取器的符号表示假设同样的主时钟以f hz的频率运行，我们可以想象输入数据流被送入一个旋转开关（固然，这可用标准的规律技术来实现）。第一个数据值送入第一个子滤波器;其次个数据值送入其次个子滤波器;第三个数据值送入第三个子滤波器;第四个数据值送入第四个子滤波器。然后，我们举行“循环”操作，以便第五个数据值送入第一个子滤波器;第六个数据值送入其次个子滤波器;等等。用法子滤波器削减了可能

13、的饱和/溢出（发生任何饱和/溢出通常只需要在最后的函数求和时举行处理）。另外，用法子滤波器具有一个挺直有效的优点，由于在执行滤波操作之前，我们有效地“抽取”了数据。这也意味着，我们的四个子滤波器中的每个都能有效地以f ÷ 4hz的频率运行，13所示。图13 4 × 2抽头多相滤波器的运行状况除了任何寄存器和普通用途的规律，常规8抽头fir滤波器中的每个抽头包含一个乘法器和一个加法器，固然为我们提供了总共8个乘法器和8个加法器。滤波器之后需要一些额外的规律，以便丢弃任何不想要的样本。同样，在我们最初的4 × 2抽头多相实现中的每一个抽头含有一个乘法器和一个加法器，再

14、次为我们提供了总共8个乘法器和8个加法器。在多相实现中，需要实现“旋转开关”送入滤波器的规律数量大约相当于在常规8抽头fir滤波器中丢弃不要的样本所需的规律。固然，多相实现还需要一些额外的规律和一个加法器累加来自四个子滤波器的结果。因此，终于的结果是，最初的多相实现需要比传统的8抽头fir滤波器更多一点的规律。然而，对于传统的8位fir滤波器，在每个时钟都要执行8次乘和8次加。相比最初的多相实现的状况，在任何主时钟时刻，惟独一个子滤波器是工作的。因为在这个例子中每个子滤波器含有两个抽头，这意味着这个功能的滤波器部分在每个时钟只举行两次乘法和两次加法。固然，从四个子滤波器收集结果的求和功能还必需

15、在每个主时钟举行加（在每4时钟周期开头时，这个累加器清零;它从四个子滤波器收集结果; 在每4时钟周期结束时，它产生一个新的值）。这意味着，最初的多相实现的每个子滤波器有效地以常规8抽头fir滤波器1/ 4的频率运行。反过来，这意味着最初多相实现只在每个主时钟举行两次乘法和三次加法（包括加法器的加操作），从而大大节约了功耗。此外，在最初的多相实现中，因为四个子滤波器的每个只用了1/4的时光，这意味着在任何特定时光，我们事实上只需要其中的一个，这使我们越发完美了实现办法，14所示。图14 更完美的基于多相滤波器的抽取器实现计划在这种状况下，我们采纳了单一的2抽头子滤波器，每个抽头含有乘法器和加法器

16、。在每个主时钟，我们挑选合适的系数对。每一个抽头需要额外的寄存器和用于维护的规律，但与削减的乘法器和加法器相比，与我们的最初多相实现相比，这是微乎其微的。固然，在我们本来的多相实现中，我们仍然要在每个主时钟时刻执行两次乘法和三次加法，。这些抽取实现例子的总结如表1所示。表1抽取实现实例的总结利用多相fir滤波器举行内插现在让我们来考虑内插的状况。首先让我们先考虑一个基于常规8抽头fir滤波器的内插子系统的符号表示，15所示。图15传统的基于8抽头fir滤波器的内插器的符号表示针对这些例子的用途，我们假设内插因子为l = 4，主时钟频率为fhz。正如从前所研究的，向上采样（插入零值样本的过程）发

17、生在滤波操作之前。现在让我们来考虑一个最初的多相实现，我们本来的8抽头fir滤波器被分成四个2 抽头子滤波器，16所示。图16 基于4 × 2抽头多相滤波器的内插器的符号表示在这种状况下，相同的输入数据流面对全部的四个子滤波器，在子滤波器输出之间轮番产生主输出数据流。终于的结果是，多相实现含有犹如我们的常规8抽头fir滤波器相同数量的乘法器和加法器。然而，由于在内插之前举行了滤波，子滤波器只需要以1 / 4的主时钟频率运行，从而大大节约了功耗（这里主时钟用于子滤波器输出之间的采样）。此外，多相实现不需要向上采样（零值插入）的规律。固然，我们可以用尽全运行于主时钟频率和复用系数的单个2

18、抽头子滤波器取代本来的多相滤波器实现。内插实现的这些例子的总结见表2 。表2内插实现实例的总结总结dsp设计人员的工具箱的支柱之一是有限脉冲响应（ fir ）滤波器。fir滤波器越长（有大量的抽头），滤波器的响应越好。但是更多的抽头增强了规律要求、增强了计算的复杂性，增强了功耗，以及有更大可能的饱和/溢出。多相技术3可用于实现滤波器，提供可比较的结果，而用法较少的规律，需要更少的计算资源、消耗更低的功率，并削减了可能的饱和/溢出。全部这一切都意味着，多相基于滤波器的抽取器、内插器和重采样功能是十分适合用更小的中档fpga来实现，如lattice公司的拥有serdes功能的latticeecp3系列，它具有高性能的sysdsp模块。它的特点是有dual-sli