基于zigbee技术的射频芯片cc2430精

1、基于ZigBee技术的射频芯片 CC2430引言ZigBee采用IEEE802.15.4 标准，利用全球共用的公共频率2.4 GHz，应用于监视、控制网络时，其具有非常显著的低成本、低耗电、网络节点多、传输距离远等优势，目前被视 为替代有线监视和控制网络领域最有前景的技术之一。CC2430芯片以强大的集成开发环境作为支持，内部线路的交互式调试以遵从IDE的IAR工业标准为支持，得到嵌入式机构很高的认可。它结合Chipcon公司全球先进的 ZigBee协议栈、工具包和参考设计，展示了领先的ZigBee解决方案。其产品广泛应用于汽车、工控系统和无线感应网络等领域，同时也适用于ZigBee之外2.4

2、 GHz频率的其他设备。1 CC2430芯片的主要特点CC2430芯片延用了以往 CC2420芯片的架构，在单个芯片上整合了ZigBee射频（RF）前端、内存和微控制器。它使用1个8位MCU （ 8051 ），具有128 KB可编程闪存和8 KB的RAM，还包含模拟数字转换器（ADC）、几个定时器（Timer ）、AES128协同处理器、看 门狗定时器（/.WF耳I山疋）、32 kHz晶振的休眠模式定时器、上电复位电路F了心 C；-r Y泠存.：、掉电检测电路|: ：.，.，以及21个可编程I/O引脚。CC2430芯片采用0.18卩m CMOS工艺生产，工作时的电流损耗为 27 mA ;在接收

3、和发射 模式下，电流损耗分别低于27 mA或25 mA。CC2430的休眠模式和转换到主动模式的超短时间的特性，特别适合那些要求电池寿命非常长的应用。CC2430芯片的主要特点如下：高性能和低功耗的8051微控制器核。 集成符合IEEE802.15.4 标准的2.4 GHz的RF无线电收发机。优良的无线接收灵敏度和强大的抗干扰性。在休眠模式时仅0.9的流耗，外部的中断或RTC能唤醒系统；在待机模式时少于 0.6 A的流耗，外部的中断能唤醒系统。 硬件支持 CSMA/CA 功能。 较宽的电压范围（2.03.6 V ）。 数字化的 RSSI/LQI 支持和强大的 DMA 功能。 具有电池监测和温度

4、感测功能。 集成了 14 位模数转换的 ADC 。 集成 AES 安全协处理器。 带有 2 个强大的支持几组协议的 USART ，以及 1 个符合 IEEE 802.15.4 规范的 MAC 计时器， 1 个常规的 16 位计时器和 2 个 8 位计时器。 强大和灵活的开发工具。2 CC2430 芯片的引脚功能CC2430芯片采用7 mmx 7mm QLP封装,共有48个引脚。全部引脚可分为I/O端口线引脚、 电源线引脚和控制线引脚三类。2.1 I/O 端口线引脚功能CC2430有21个可编程的I/O 口引脚，P0、P1 口是完全的8位口，P2 口只有5个可使用 的位。通过软件设定一组 SFR

5、 寄存器的位和字节，可使这些引脚作为通常的 I/O 口或作为 连接 ADC 、计时器或 USART 部件的外围设备 I/O 口使用。I/O 口有下面的关键特性： 可设置为通常的 I/O 口，也可设置为外围 I/O 口使用。 在输入时有上拉和下拉能力。 全部 21 个数字 I/O 口引脚都具有响应外部的中断能力。 如果需要外部设备， 可对 I/O 口 引脚产生中断，同时外部的中断事件也能被用来唤醒休眠模式。16脚（P1_2P1_7 ）:具有4 mA输出驱动能力。8， 9脚（ P1_0， P1_1 ）:具有 20 mA 的驱动能力。1118脚(P0_0P0_7 ):具有4 mA输出驱动能力。43

6、, 44 , 45 , 46 , 48 脚(P2_4 , P2_3 , P2_2 , P2_1 , P2_0 ):具有 4 mA 输出驱动能力。22电源线引脚功能7脚(DVDD ):为I/O提供2.03.6 V工作电压。20脚(AVDD_SOC ):为模拟电路连接2.03.6 V的电压。23脚(AVDD_RREG ):为模拟电路连接 2.03.6 V的电压。24脚(RREG_OUT ):为25 , 2731 , 3540引脚端口提供 1.8 V的稳定电压。25脚(AVDD_IF1 ):为接收器波段滤波器、 模拟测试模块和 VGA的第一部分电路提供 1.8 V电压。27脚(AVDD_CHP ):

7、为环状滤波器的第一部分电路和充电泵提供1.8 V电压。28脚(VCO_GUARD ) :VCO屏蔽电路的报警连接端口。29脚(AVDD_VCO ):为VCO和PLL环滤波器最后部分电路提供1.8 V电压。30脚(AVDD_PRE ):为预定标器、Di¥ 2和LO缓冲器提供1.8 V的电压。31脚(AVDD_RF1 ):为LNA、前置偏置电路和 PA提供1.8 V的电压。33脚(TXRX_SWITCH ):为PA提供调整电压。35脚(AVDD_SW ):为LNA/PA交换电路提供1.8 V电压。36脚(AVDD_RF2 ):为接收和发射混频器提供1.8 V电压。37脚(AVDD_IF2

8、 ):为低通滤波器和 VGA的最后部分电路提供 1.8 V电压。38脚(AVDD_ADC ):为ADC和DAC的模拟电路部分提供 1.8 V电压。39脚(DVDD_ADC ):为ADC的数字电路部分提供 1.8 V电压。40 脚（ AVDD_DGUARD ）: 为隔离数字噪声电路连接电压。41脚（AVDD_DREG ）:向电压调节器核心提供 2.03.6 V电压。42 脚（ DCOUPL ） : 提供 1.8 V 的去耦电压，此电压不为外电路所使用。47脚（DVDD ）:为I/O端口提供2.03.6 V的电压。2.3 控制线引脚功能10 脚（ RESET_N ） : 复位引脚，低电平有效。19

9、 脚（X0SC_Q2 ） : 32 MHz 的晶振引脚 2。21脚（XOSC_Q1 ） : 32 MHz的晶振引脚1，或外部时钟输入引脚。22 脚（ RBIAS1 ） : 为参考电流提供精确的偏置电阻。26脚（RBIAS2 ）:提供精确电阻，43 k Q, ±%。32脚（RF_P ）:在RX期间向LNA输入正向射频信号； 在TX期间接收来自PA的输入正 向射频信号。34 脚（ RF_N ） : 在 RX 期间向 LNA 输入负向射频信号； 在 TX 期间接收来自 PA 的输入负 向射频信号。43 脚 （P2_4/XOSC_Q2）: 32.768 kHz XOSC的 2.3 端口。44

10、 脚 （P2_4/XOSC_Q1）: 32.768 kHz XOSC的 2.4 端口。3 电路典型应用3.1 硬件应用电路CC2430 芯片需要很少的外围部件配合就能实现信号的收发功能。图1 为 CC2430 芯片的一种典型硬件应用电路。电路使用一个非平衡天线 ,连接非平衡变压器可使天线性能更好。电路中的非平衡变压器由电容 C341 和电感 L341 、 L321 、 L331 以及一个 PCB 微波传输线组成，整个结构满足 RF输入/输出匹配电阻（50 Q）的要求。内部 T/R交换电路完成 LNA和PA之间的交换。R221 和R261为偏置电阻，电阻R221主要用来为32 MHz的晶振提供一

11、个合适的工作电流。用1个32 MHz的石英谐振器（XTAL1 ）和2个电容（C191和C211 ）构成一个 32 MHz的 晶振电路。用1个32.768 kHz的石英谐振器（XTAL2 ）和2个电容（C441和C431 ）构 成一个32.768 kHz的晶振电路。电压调节器为所有要求 1.8 V电压的引脚和内部电源供电， C241和C421电容是去耦合电容，用来电源滤波，以提高芯片工作的稳定性。5" IWT I wi 命it 忡0 fhm nai nr E HM Wl IW1W7HXT> tku AlLf:-SHLlX't'Wi,低护現场E2 DNhjq FL斑

12、程32 MHz系统时钟下，用 DMA向闪存内部写入程序的流程图3.2软件编程由于篇幅限制，下面仅给出在和部分源代码。DMA向Flash写程序流程如图2所示。MOVDPTR,#DMACFG ;为DMA 通道结构设定一;个带有地址的数据指针，;开始写入DMA结构MOVA,#SRC_HI;源数据的高位地址MOVXDPTR ,AINCDPTRMOVA,#SRC_LO;源数据的低位地址MOVXDPTR,AINCDPTRMOVA,#0DFh;高位地址的定义MOVXDPTR,AINCDPTRMOVA,#0AFh;低位地址的定义MOVXDPTR,AINCDPTRMOVA,#BLK_LEN;数据的长度MOVXDPTR,AINCDPTRMOVA,#012h; 8位，单模式，Flash触发器使用MOVXDPTR,AINCDPTRMOVA,#042h;屏蔽中断，DMA高通道优先MOVXDPTR,AMOVDMA0CFGL,#DMACFG_LO;为当前的 DMA 结;构设置开始地址MOVDMA0CFGH,#DMACFG_HIMOVDMAARM,#01h;设置 DMA 的 0 通道MOVFADDRH,#00h;设置闪存高位地址MOV