基于边界扫描技术的数字系统测试研究

1、基于边界扫描技术的数字系统测试研究介绍了支持jtag标准的ic芯片结构、边界扫描测试原理以及利用边界扫描技术控制ic芯片处于特定功能模式的办法。针对ic芯片某种特定的功能模式给出了设计思路和办法，并用两块xc9572 pc84芯片互连的板为例举行设计分析和试验实现。通过试验实现,体现了边界扫描技术易于系统调试和便利系统设计的特点，且设计的系统控制规律容易便利，易于实现。当今，微技术已经进入超大规模（vlsi）时代。随着芯片电路的小型化及表面封装技术（smt）和电路板组装技术的进展，使得传统测试技术濒临着巨大的挑战。在这种状况下,为了提高电路和系统的可测试性，联合测试行动小组（jtag）于198

2、7年提出了一种新的电路板测试办法边界扫描测试，并于1990年被ieee接纳，形成了ieee1149.1标准,也称为jtag标准。这种技术以全新的“虚拟探针”代替传统的“物理探针”来提高电路和系统的可测性。因为 jtag标准的通用性很好, 现在许多ic公司都提供了支持边界扫描机制的ic芯片，甚至部分和芯片也采纳了这一技术。本文介绍支持jtag标准的ic芯片结构，并以公司的两块xc9572_ pc84芯片为例,探讨并利用边界扫描技术控制ic芯片处于某种特定功能模式的办法，并且针对ic芯片某种特定的功能模式设计该芯片的jtag控制器。1 支持jtag标准的ic芯片结构边界扫描技术的核心就是在ic芯片

3、的输入输出引脚与内核电路之间设置边界扫描结构。jtag 标准定义了一个4-wire串行，通过这四条测试线拜访边界扫描单元，可以达到测试芯片内核与外围电路的目的。图1示出了支持jtag标准的ic芯片结构。图中，扫描结构由测试存取通道（tap）、边界扫描寄存器（bsr）、tap控制器、命令寄存器（ir）和辅助寄存器等组成。1.1 taptap是由4-wire串行测试线组成的测试存取通道，jtag标准定义的全部操作都由这四条测试线来控制。这四条测试线分离是：测试时钟输入线（tck）,测试方式挑选输入线（tms）,测试数据输入线（tdi）,测试数据输出线（tdo）。1.2 tap控制器tap控制器是边

4、界扫描测试的核心控制器，具有一个16状态的有限状态机。它与tck信号同步工作，并响应tms信号。在tck信号和tms信号的控制下, tap控制器可以挑选用法命令寄存器扫描还是数据寄存器扫描,以及挑选用于控制边界扫描测试的各个状态。图2描述了tap控制器的状态转换全过程。无论当前状态如何, 只要tms保持5个tck 时钟为高电平, tap控制器都会回到test_logic_reset状态, 使测试电路不影响ic芯片本身的正常规律。需要测试时,tap控制器跳出该状态, 挑选数据寄存器扫描(select_dr_scan)或挑选命令寄存器扫描(select_ir_scan)进入图2的各个状态。一个标准

5、的测试过程如下：tap控制器在capture_ir状态捕捉命令信息, 经过shift_ir状态移入新命令,新命令经过update_ir状态成为当前命令；紧接着，当前命令在select_dr_scan状态挑选相应的测试数据寄存器, 在capture_dr状态捕捉前一测试向量的响应向量，在shift_dr状态移出该响应向量,同时移入下一测试向量,在update_dr状态将新的测试量并行加载到相应的串行数据通道，直到移入最后一个测试向量为止。其中，pause_dr状态和pause_ir状态暂停数据移位状态；而四个exit状态是不稳定状态,它们为状态转换提供灵便性。1.3 bsrbsr是边界扫描技术的

6、核心，它构成边界扫描链，其中的每一个边界扫描单元（bsc）都是由触发器q、多路挑选开关mux组成。图3示出了jtap标准中bc_ 1 类型的bsc的结构。在图3中，si为bsc的串行输入端，衔接上一个器件（bsc）的串行输出端so，依次相连便构成边界扫描链。该扫描链的首端接tdi引脚，末端接tdo引脚。当mode为0时，芯片工作在正常模式下。当芯片工作在测试模式时，测试数据在移位信号（shift=1）的控制下,通过si 端进入到多路挑选器1(mux1)中，通过so端进入下一个bsc的si端；当芯片工作在捕捉方式时（shift=0），触发器q1将捕捉bsr并行输入端（di）的数据，送入so端，在

7、扫描链中传递捕捉的数据，并在tdo回收数据，以此来检测故障的存在并且定位故障所在的位置。当mode为1时，芯片工作在更新方式下，q1中的数据在更新信号（update）的作用下，进入到多路挑选器2（mux2）中，通过bsr的并行输出端（do）进入芯片的内核中。1.4 irir是向各个数据寄存器发出各种操作码并确定其工作方式的命令寄存器，图4示出了一种ir单元的结构。由图4可以看出，ir单元是由一个触发器q1和一个锁存器q2构成的。capture date信号控制ir装载命令，shirft ir信号控制命令在ir中的移位；clk ir信号是从tck获得的时钟信号，用于为bsr的捕捉操作、移位操作提

8、供时钟信号。update ir信号用于将当前命令装入锁存器q2，以打算将要执行的操作模式和将要用到的测试数据寄存器的类别。1.5 辅助寄存器辅助寄存器包括器件标记寄存器和旁路寄存器,器件标记寄存器用于存储器件创造商、器件序列号和器件版本号等信息,借助它可以分辨板上器件的创造商, 还可以通过它检测是否已将正确的器件安装在电路板的正确位置上。旁路寄存器用于将边界扫描单元挺直旁路，把扫描数据挺直传递给下一个扫描器件。2 基于边界扫描技术的数字系统测试基于边界扫描技术的数字系统测试包括两个方面，一是对ic芯片电路功能测试及系统互连测试；二是利用边界扫描技术控制ic芯片处于某种特定的功能模式，以便利电路

9、系统的设计和调试。本文主要论述后者。2.1 测试系统组成测试系统由主机（pc机）、测试仪和pcb试验板组成，测试仪通过标准口（rs232）与pc机衔接，通过串行标准信号电缆与pcb板上的测试存取通道相连，5所示。pcb板由xilinx公司的两块xc9572 pc84芯片互连组成，芯片符合ieee1149.1的jtag接口标准，具有84个外部引脚、4个jtag引脚、5个vcc引脚、6个vss引脚、69个双向数据输入/输出引脚，xc9572系列芯片未实现异步复位信号引脚trst，电缆不需要提供这一信号线。该器件的边界扫描寄存器由216个边界扫描单元组成，其中9个单元是内部属性的单元，其余207个单

10、元组成69组边界扫描单元组。2.2 设计分析与实现2.2.1 设计内容与分析在图5所示的测试系统中，要求两片ic芯片分离实现不同功能的数据处理。为了对存储器实现分时拜访，可以设定其中的一片xc9572_ pc84芯片（ic2）受到另一片xc9572_ pc84芯片（ic1）的控制，使ic2进入高阻模式（高阻模式是jtag标准中推举的任选模式之一），用以对存储器的拜访屏蔽一段时光，此时受控芯片ic2的全部输出管脚都将处于浮空状态即高阻态。从图2描述的tap控制器的状态机可知,通过转变ic芯片自身的输入输出状态，就可以举行边界扫描测试或利用jtag接口使ic芯片处于某个特定的功能模式。支持jtag

11、标准的芯片都附有特定的bsdl（boundary scan description language）描述文件。bsdl语言是硬件描述语言（）的一个子集。它对该芯片的边界扫描特性举行描述，用来交流厂商、用户与测试工具之间的联系，为自动测试图形生成工具、检测特定的电路板提供相关的信息；在bsdl文件的支持下可生成由jtag标准定义的测试规律。bsdl文件可与软件工具结合起来，用于测试生成、结果分析和故障诊断。通过对xc9572 pc84芯片的bsdl部分文件的分析可知：attribute instruction_capture of xc9572_pc84:entity is '000x

12、xx01'&attribute instruction_disable of xc9572_pc84 : entity is 'highz'&attribute instruction_opcode of xc9572_pc84:entity is'bypass (11111111),' &'extest (00000000),' &'idcode (11111110),' &'intest (00000010),' &'sample (0000000

13、1),' &'usercode (11111101)' ;通过该部分代码可得出，控制该芯片进入高阻模式需要写入命令寄存器的控制码为11111100。此时应挑选旁路寄存器将边界扫描寄存单元旁路，以使扫描数据挺直传递给下一个扫描器件。2.2.2 设计实现按照上面的分析可以得出，要使芯片从正常工作模式下受控进入 jtag 高阻状态需要经过以下五个步骤：复位。因为xilinx 9572_ pc84芯片不具备 trst 管脚，而且芯片正常工作时tms持续为高电平，所以控制器进入复位状态需要使tms端接收低电平信号，控制tap控制器完成复位操作。进入shift_ir状态。由

14、tap控制器状态机可以看出，当持续5个tck升高沿使tms端接收到01100时，则进入shift_ir状态。 将命令码写入命令寄存器。在shift_ir状态，通过tdi将高阻状态命令码11111100写入命令寄存器，需要5个tck周期，此时tms需保持4个周期低电平。进入 exit1_ir 状态。在shift_ir状态的第5个tck的升高沿，使tms=1，进入 exit1_ir状态。进入update_ir状态。在进入exit1_ir状态后，使tms=1，进入update_ir状态。此时芯片进入高阻状态。根据上述步骤，采纳数字系统中状态机的设计思想，用vhdl语言编写出相应的功能块，控制xc9572_ pc84芯片（ic2）进入jtag高阻状态（限于篇幅，vhdl源程序未列出），就可以举行边界扫描测试了。将vhdl源程序经过编译、后可得到6所示的jtag控制时序波形图。jtag测试技术是一种新的测试技术，这种技术是建立在具有j