低频数字式相位测量仪(余蜜)

1、低频数字式相位测量仪作者：余蜜 刘勇 尹佳喜（华中科技大学） 获奖队编号：1-32赛前辅导教师：刘志强 文稿整理辅导教师：熊蕊摘要：本设计以凌阳16位单片机SPCE061A和Lattice公司的CPLD ispLSI 1032E为核心，由相位测量、移相网络和数字式移相信号发生器三个子系统组成。采用CPLD与单片机相结合的方法，充分利用单片机丰富的资源以及CPLD的高速特性，大大地拓宽了系统的工作频带，提高了系统的灵敏度和精确度,使系统运行稳定。利用红外键盘使系统可以远距离无线控制。关键词：相位测量，移相，CPLD，DDS一 方案论证与设计1 相位测量仪方案 方案一：单周波计数法。将有相位差的两

2、路方波信号进行”异或”后作为闸门，在高电平时，利用外部高频信号进行计数，在下降沿将数据读出，低电平时对计数器清零。设晶振频率为fc，测得信号的频率为fr，计数值为N，则相位差phase为方案二：定时间计数。将高频时钟信号和两路信号异或得到的信号进行“与”，在设定时间s内利用其上跳变沿计数，设高频时钟频率为fc，计数值为N，则方案三：多周期同步计数法。设被测信号的频率为f，则将一被测信号进行f1倍（f取整）分频，则在f1周期内(保证测量时间在1s左右)，被测信号异或与参考高频信号相与的信号singal1的计数为N1,同时期参考高频信号的计数为N，则以上三种方案都可以采用一个D触发器将相位测量的相

3、位扩展到-。方案一需高速时钟，按题目要求，在20kHz信号时的相位差分辨率为0.1o，则要求时钟最少为72MHz，实现困难。而方案二测量时间段一定，存在遗漏01个周波的情况，从而引入较大的误差。方案三的读数与异或得到的信号同步，不存在遗漏问题，误差很小，故采用此方案。2 移相信号发生器 频率合成器方案方案一：采用函数发生器8038。可以同时产生正弦波、三角波、方波，频率可由调制电压控制，但此方案难以实现相移，而且输出频率不稳定。方案二：采用直接数字频率合成（DDFS）方案。用存储器存储所须的波形量化数据，采用不同时钟频率的地址计数器，根据计数值读出存储器中的量化数据，再经D/A转换后滤波整形输

4、出。此方案可以很好地控制两路波形的相位差以及频率。 经上述比较，我们采用方案二。 幅度控制方案一：利用可调电位器手动调节电压幅值。方案二：通过控制D/A的参考电压控制输出波形的幅度。参考电压可通过对另一D/A置数从而输出不同电压，进而控制输出波形的幅度。方案二可以预置幅值，并且比较精确，方便操作，故选方案二。经上面方案论证，我们采用如下的系统方案：图1 系统设计图二 理论分析与计算1 相位测量子系统将待测波形经整形后变成数字信号，再对其进行频率及相位测量。 整形电路正弦信号经同相跟随后再放大一定倍数，可减小其上升时间，经过迟滞比较后输出同频率的方波信号，为了使两路方波信号的相位差与输入的两路正

5、弦信号相位差相同，两整形电路的参数须选得一致，保证相移相同。为使信号上升沿陡度，经一级非门输出可得到上升时间为50ns左右的方波。运放采用OP37，比较器采用高精度的LM311。电路如图2所示。图2 整形电路相位测量图3 相位测量硬件电路两路被测信号异或后再与计数时钟信号“与“得到的信号1和高频计数时钟信号2，利用信号1、2上升沿计数，通过单片机控制计数周波数，再根据两计数值计算出相位差。电路图如图3所示，采用两片8254级联，组成了32位计数器，大大提高了系统的精度。对输入信号进行N倍分频（由单片机对8254进行控制），则可使读出N个整周波内的计数值，很大地减小了误差。采用一个D触发器检测相

6、位的超前与滞后使相位扩展到-。2 数字式移相信号发生器采用直接数字频率合成技术（DDFS），用两片EPROM27128，存储相同的波形数据，分别由两路有设定数据差值的地址数据寻址即可输出有设定相移的两路波形。图4是基于CPLD的DDFS技术原理框图。图4 基于CPLD的DDFS实现 CPLD的频率和相位控制控制框图如图5：图5 频率和相位控制框图 存储器及D/A转换电路设单片机对控幅D/A（DA0832）置数为D7D6D5D4D3D2D1D0，则DAC0832给AD7524的参考电压为输出波形的幅值为2Vref 。图6 DDFS电路3模拟移相网络原理分析可调电阻下端电位为：上端电位为：（Vin

7、为输入信号，w为输入信号的角频率）。通过调节电位器RP3来改变比例常数A、B，从而改变输出信号的相位。通过调节电位器RP1和RP2改变输出信号幅度，矢量图如图10。输出电压 图7 移相矢量图根据题目要求，将100Hz、1kHz、10kHz时的电阻分别设为16k,1.6k和160，电容不变，则电位器上下端电位均相对输入信号产生45o的相移。三 系统操作说明及软件设计1 系统操作说明采用红外遥控键盘，有10个数字键，六个功能菜单选择键。其中，功能键为：频率，幅值（两个按键），相位，返回，换位，数字键为09十个数字量。频率键、幅值键、相位键分别为信号设定频率、幅度、相位，其中，两个幅值键分别为两路信

8、号设定幅值。换位键用于数字换位（如从十位换到百位）利用数字键设定频率、幅度、相位时，须按返回使设定生效。2 软件设计流程软件设计分为波形产生和相位测量两个模块：波形产生模块此模块用来控制CPLD对EPROM寻址输出波形以及波形幅度，流程如图8。图8 波形产生模块软件流程相位测量模块此模块完成对相位和频率的测量并将结果送往液晶显示。流程图如图9所示。图9 相位测量模块软件流程图四 测试测量1 测试仪器（1）FLUKE17B多功能数字万用表（2）Tektronix TDS1002 60MHz双通道数字示波器（3）YB1620P功率函数发生器（4）CA164OP20型函数发生器/计数器 （5）BS1

9、905工频电参数测试仪2 测试方法先分别调试各单元电路，然后进行整机调试：数字移相信号发生器调试通过红外键盘输入频率、相位、幅度，由示波器读出频率、幅度，用相位测量仪进行测量。相位测量仪调试由BS1905工频电参数测试仪输入两路可设定相位差的信号，通过BS1905工频电参数测试仪的显示值与相位测试仪的测得值比较。移相网络调试由函数发生器输入100Hz、1kHz、10kHz的正弦信号，将输入与输出信号进行比较，对不同频率通过拨码开关对电阻换档。测得相移为-44.2o+44.5o间可调。整机调试将数字移相信号发生器输出经自制相位测量仪进行测量，改变幅值，将设定值与测得值进行比较。3 测试数据表一

10、信号发生器数据检测设定频率（Hz）实际频率（Hz）频率误差（Hz）设定幅值（V）实际幅值（V）幅值误差(V)2019.990.011.501.480.0210099.990.011.501.480.021000999.950.052.502.50010000999552.502.5002000019960402.502.5003000029990102.502.560表二f20Hz时相位测量设定相位（度）测量相位（度）绝对误差（度）相对误差（%）0359.90.14544.50.51.19089.30.70.78180179.50.50.28270269.80.20.07350349.40.6

11、0.17表三 f50Hz时相位测量 表四 f1Hz时相位测量设定相位（度）测量相位误差(%)0004544.50.59089.40.6180179.10.9270269.90.1350359.60.4设定相位（度）测量相位误差(%)0359.40.64544.20.89089.10.9180179.01.0270269.60.4350349.30.7表五f20kHz时相位测量表 表六 f10kHz时相位测量设定相位（度）测量相位误差(%)02.42.44542.72.39087.62.4180176.53.5270267.92.1350346.53.5设定相位（度）测量相位误差(%)01.41

12、.44544.31.79089.20.8180181.71.7270269.20.8350348.91.1 表七 相位计与波形产生器联合测试U1（V）U2（V）输出频率（Hz）测量频率（Hz）输出相差（deg）测量相差（deg）误差（deg）2.501.5010001000225.0224.70.32.501.501000100060.059.10.95.001.502000199960.058.70.35.001.505000500060.059.01.05.001.0010010090.088.71.31.005.00100100180.0181.11.10.305.00100010007

13、5.078.03.00.305.001000100090.093.03.05.000.3010001000270.0267.32.65.000.30100103270.0266.53.54 数据分析相位测量仪频率较高时，由于脉宽较窄使计数脉冲产生误差；由于信号经过迟滞比较器整形成方波时，在输出电压一致的情况下，电压幅值不同产生的相移不同，使测量相位产生较大相位误差；相位测量的误差主要来源为以上两方面。相移网络产生相移时，由于电阻电容参数的差异性较大使得相移不完全对称。五 结束语本设计成功地结合了单片机和CPLD的优点，使系统工作频带大大拓宽，特别是数字式移相信号发生器，输出频率精确，幅度误差小

14、，系统运行稳定可靠。但从测量数据来看，相位测量仪的误差较大，这主要是由于整形电路参数不可能完全一致，从而带来相位误差。对于整形误差可以采用测量两被测信号的幅值，然后利用这两幅值和迟滞比较电平对相位差进行软件校正，可以提高相位测量的精度。六 参考文献1 全国大学生电子设计竞赛组委会.全国大学生电子设计竞赛获奖作品选编(19941999，2001).北京：北京理工大学出版社，2003.2 王振红.VHDL数字电路设计与应用实践教程.北京：机械工业出版社，2003.AbstractThe system equips 16 bits SCM-SPCE061A and CPLD ispLSI 1032E as kernel part，and includes three subsystems：phase measuring apparatus， waveform generator and phase-shi