专用集成电路教学课件第一章课件

1、专用集成电路设计基础专用集成电路设计基础 专用集成电路设计基础课程介绍专用集成电路设计基础课程介绍课时：课时：32学时学时基本内容学时分配：基本内容学时分配：一：概论一：概论(1个课时个课时)二：集成电路工艺基础及版图设计二：集成电路工艺基础及版图设计(2个课时个课时)三：三：CMOS集成电路器件基础集成电路器件基础(2个课时个课时)四：数字集成电路设计基础四：数字集成电路设计基础(4个课时个课时)五：模拟集成电路设计基础五：模拟集成电路设计基础(2个课时个课时)专用集成电路设计基础课程介绍专用集成电路设计基础课程介绍六：硬件描述语言六：硬件描述语言VHDL/Verilog HDL简介简介(2

2、个课时个课时)七：常用七：常用EDA工具简介工具简介(2个课时个课时)八八: 复习复习要求：初步了解要求：初步了解ASIC设计的全部过程及相关设计技术设计的全部过程及相关设计技术考核方法：笔试考核方法：笔试第一章第一章 概论概论什么是集成电路？什么是集成电路？ ASIC Application Specific Integrated Circuit，意为专用集成电路，是面向意为专用集成电路，是面向特定特定用用户或特定用途而户或特定用途而专专门设计的集成电门设计的集成电路。路。 采用采用ASIC设计突出的优点设计突出的优点u1.某些复杂电路系统只能采用某些复杂电路系统只能采用ASIC进行设计进行

3、设计u2.采用采用ASIC设计复杂电路系统具有极高的性价比设计复杂电路系统具有极高的性价比u3.能够减少开发时间能够减少开发时间,加快新产品的面世速度加快新产品的面世速度(Time-to-Market)u4.提高系统的集成度提高系统的集成度,缩小印制板面积缩小印制板面积,降低系统的功耗降低系统的功耗u5.提高了产品的可靠性提高了产品的可靠性,使产品易于生产和调试使产品易于生产和调试,降低了降低了维护成本维护成本 国外国外IC发展现状和趋势发展现状和趋势u 1.当前国际集成电路的加工水平为当前国际集成电路的加工水平为0.09微米（微米（90纳米）纳米），我国我国目前的水平为目前的水平为0.18微

4、米，与国外相差微米，与国外相差23代代。u 2.目前国内外硅圆片加工直径多为目前国内外硅圆片加工直径多为8英寸和英寸和12英寸，英寸，16和和18（450nm）英寸正在开发当中，预计）英寸正在开发当中，预计18英寸硅片在英寸硅片在2016年可望年可望投入生产投入生产。u 3.集成电路扩展新的应用领域：微机电系统（集成电路扩展新的应用领域：微机电系统（MEMS）、微光机微光机电系统、生物芯片、超导等电系统、生物芯片、超导等。u 4.基础研究的主要内容是开发新原理器件，包括：共振隧穿器件基础研究的主要内容是开发新原理器件，包括：共振隧穿器件（RTD）、单电子晶体管（）、单电子晶体管（SET）等。等

5、。IC发展重点和关键技术发展重点和关键技术u 1.亚亚100纳米可重构纳米可重构SoC创新开发平台与设计工具研究创新开发平台与设计工具研究u 2.SoC设计平台与设计平台与SIP（硅知识产权）重用技术（硅知识产权）重用技术u 3.新兴及热门集成电路产品开发，包括新兴及热门集成电路产品开发，包括64位通用位通用CPU以及相关以及相关产品群、网络通信产品开发等产品群、网络通信产品开发等u 4.10纳米纳米1012赫兹赫兹CMOS研究研究u 5.12英寸英寸90/65纳米微型生产线纳米微型生产线u 6.高密度集成电路封装的工业化技术高密度集成电路封装的工业化技术u 7.SoC关键测试技术研究关键测试

6、技术研究u 8.直径直径450nm硅单晶及抛光片制备技术硅单晶及抛光片制备技术1.1集成电路的发展历程集成电路的发展历程u集成电路的出现集成电路的出现：u1947-1948年：公布了世界上第一支（点接触）晶年：公布了世界上第一支（点接触）晶体三极管体三极管标志电子管时代向晶体管时代过渡。因此标志电子管时代向晶体管时代过渡。因此1956年美国贝尔实验室三人获诺贝尔奖年美国贝尔实验室三人获诺贝尔奖。u1947年圣诞节前两天的一个中午，贝尔实验室的年圣诞节前两天的一个中午，贝尔实验室的沃尔沃尔特特布拉登布拉登和和约翰约翰巴丁巴丁用几条金箔片、一片半导体材用几条金箔片、一片半导体材料和一个弯纸架制成一

7、个小模型，可以传导、放大和料和一个弯纸架制成一个小模型，可以传导、放大和开关电流。他们把这个发明称为开关电流。他们把这个发明称为“点接晶体管放大器点接晶体管放大器”。William Shockley “晶晶体管之父体管之父”1929年年1989年年1936年获年获MIT固体物理学博士学位被固体物理学博士学位被誉为誉为“硅谷第一公民硅谷第一公民”，是其非凡的商业眼光成是其非凡的商业眼光成就了硅谷，也是其拙劣就了硅谷，也是其拙劣的企业才能造就了硅谷的企业才能造就了硅谷。在帕罗阿尔托市成立。在帕罗阿尔托市成立了晶体管实验室，该实了晶体管实验室，该实验室成为大批后来在硅验室成为大批后来在硅谷开设公司的

8、工程师的谷开设公司的工程师的培训班培训班。1948年年1月月23日，日，威廉威廉肖克利肖克利提提出了结型晶体管的想出了结型晶体管的想法法。u集成电路的出现集成电路的出现u 1950年：成功制出结型晶体管年：成功制出结型晶体管u 1952年：英国皇家雷达研究所第一次提出年：英国皇家雷达研究所第一次提出“集成电路集成电路”的设想的设想u 1958年：美国德克萨斯仪器公司制造出世界上第一块集成电路年：美国德克萨斯仪器公司制造出世界上第一块集成电路（双极型（双极型-1959年公布）年公布）u 实际上集成电路的发明人有两个：一个是仙童公司实际上集成电路的发明人有两个：一个是仙童公司(Fairchild)

9、的罗伯特的罗伯特诺伊斯诺伊斯，一个是一个是TI公司的杰克公司的杰克基尔比基尔比。集成电路专利集成电路专利权之争使这两个公司的争吵贯穿了整个权之争使这两个公司的争吵贯穿了整个20世纪世纪60年代，直到法年代，直到法院裁定两个人为共同发明人为止。院裁定两个人为共同发明人为止。u 1960年：制造成功年：制造成功MOS集成电路集成电路u集成电路发展的特点：集成电路发展的特点：u 特征尺寸越来越小（特征尺寸越来越小（0.10um）u 硅圆片尺寸越来越大（硅圆片尺寸越来越大（8inch12inch）u 芯片集成度越来越大（芯片集成度越来越大（2000K）u 时钟速度越来越快（时钟速度越来越快（ 500M

10、Hz）u 电源电压电源电压/单位功耗越来越低（单位功耗越来越低（1.0V）u 布线层数布线层数/I/0引脚越来越多（引脚越来越多（9层层/1200）u Gordon MooreGordon Moore生于生于19291929年年19541954年美国加州理工学院获物年美国加州理工学院获物理化学博士学位。和罗伯特理化学博士学位。和罗伯特 诺伊斯（诺伊斯（RobertNoyceRobertNoyce）、安）、安迪迪 格鲁夫（格鲁夫（Andy GroveAndy Grove）共）共同创办了同创办了IntelIntel公司公司, ,并成为公并成为公司的司的“心脏心脏”，领导公司成为，领导公司成为CPU

11、CPU市场的霸主。最大的成就市场的霸主。最大的成就就是发现了就是发现了ITIT业的业的第一定律第一定律摩尔定律摩尔定律。Intel=IntelligenceIntel=Intelligenceu集成电路单片集成度和最小特征尺寸的发展曲线集成电路单片集成度和最小特征尺寸的发展曲线uIntel 公司公司CPU芯片集成度的发展芯片集成度的发展Intel 公司第一代公司第一代CPU4004Intel 公司公司CPU386TMIntel 公司最新一代公司最新一代CPUPentium 41.2专用集成电路（专用集成电路（ASIC）的设计要求）的设计要求u对对ASIC的主要设计要求为：的主要设计要求为：u

12、设计周期短（设计周期短（Time-to-Market）u 设计正确率高（设计正确率高（One-Time-Success）u 速度快速度快u 低功耗、低功耗、 低电压低电压u 可测性好，成品率高可测性好，成品率高u 硅片面积小、硅片面积小、 特征尺寸小，价格低特征尺寸小，价格低u关于集成电路的关于集成电路的“速度速度” 一般用芯片的最大延迟表示芯片的工作速度。一般用芯片的最大延迟表示芯片的工作速度。速度计算公式：速度计算公式： Tpd=Tpdo+UL(Cw+Cg)/Ip式中：式中： Tpdo 晶体管本征延迟时间晶体管本征延迟时间 Ul 最大逻辑摆幅，即最大电源电压；最大逻辑摆幅，即最大电源电压；

13、 Cg 扇出栅极电容（负载电容）；扇出栅极电容（负载电容）； Cw内连线电容；内连线电容； Ip 晶体管峰值电流；晶体管峰值电流； 由上式可见，晶体管本征延迟越小，内连线电容和负载由上式可见，晶体管本征延迟越小，内连线电容和负载电容越小，电源电压越低、峰值电流越大，则芯片的延电容越小，电源电压越低、峰值电流越大，则芯片的延迟时间就越小，工作速度将有很大提高。迟时间就越小，工作速度将有很大提高。u关于集成电路的关于集成电路的“功耗功耗”u 芯片的功耗与电压、电流大小有关，与器件类型、电路型式也关芯片的功耗与电压、电流大小有关，与器件类型、电路型式也关系密切。就系密切。就MOS集成电路而言，集成电

14、路而言， 有有NMOS电路、电路、MOS电路和电路和CMOS电路之分电路之分。u 有比电路有比电路u 无比电路无比电路u关于集成电路的关于集成电路的“功耗功耗”u功耗功耗： 静态功耗：静态功耗：是指电路处于某一固定状态时的功耗。是指电路处于某一固定状态时的功耗。 有比电路的静态功耗：有比电路的静态功耗：PdQ=Ip UDD 无比电路的静态功耗无比电路的静态功耗：PdQ= 0 动态功耗：动态功耗：是指电路在两种状态是指电路在两种状态(“0”和和“1”)转换时对电路电容充放转换时对电路电容充放电所消耗的功率。电所消耗的功率。 无比电路的动态功耗：无比电路的动态功耗：Pd= f(Cg+Cw+Co )

15、U2L式中：式中：co晶体管的自电容（输出电容）晶体管的自电容（输出电容） f信号频率信号频率 UL电压摆幅（电压摆幅（UL=UDD） 由上可见，工作频率越高由上可见，工作频率越高(或时钟频率越高或时钟频率越高)，各种电容，各种电容越大，电源电压越高，功耗越大越大，电源电压越高，功耗越大。u关于集成电路的关于集成电路的“功耗功耗”u速度功耗积速度功耗积 由于集成电路的功耗与其工作速度有由于集成电路的功耗与其工作速度有着密切的关系，因此引入着密切的关系，因此引入“速度功耗积速度功耗积”来表示速度与功耗来表示速度与功耗的关系，用信号周期表示速度，则速度功耗积为：的关系，用信号周期表示速度，则速度功

16、耗积为： 1/f Pd=(1/f)fCU2L=CU2Lu当电源电压，电路电容一定时，二者乘积为常数。若要速当电源电压，电路电容一定时，二者乘积为常数。若要速度高则功耗必然大。度高则功耗必然大。 反之，功耗小则速度必然低。正所反之，功耗小则速度必然低。正所谓谓“鱼和熊掌不可兼得鱼和熊掌不可兼得” 。u关于关于“价格价格”u性能价格比是集成电路的一项关键指标，如何降低集性能价格比是集成电路的一项关键指标，如何降低集成电路的设计、生产与使用成本是非常重要的。成电路的设计、生产与使用成本是非常重要的。u集成芯片的成本计算公式为：集成芯片的成本计算公式为： CT=设计成本设计成本/总产量总产量+大圆片加

17、工成本大圆片加工成本/(成品率成品率大圆大圆片芯片数片芯片数)=CD/N+Cp/(yn)u降低成本的措施：降低成本的措施：1、批量大，总产量大批量大，总产量大2、提高成品率提高成品率3、提高每个大圆片上的芯片总数提高每个大圆片上的芯片总数（尽量缩小芯片尺寸）（尽量缩小芯片尺寸）三、集成电路的分类三、集成电路的分类u集成电路有如下几种分类方法：集成电路有如下几种分类方法：u按功能分类：按功能分类：u数字集成电路数字集成电路u模拟集成电路模拟集成电路u数、模混合集成电路数、模混合集成电路u按结构形式和材料分类：按结构形式和材料分类：u半导体集成电路半导体集成电路u膜集成电路（二次集成，分为薄膜和厚

18、膜两类）膜集成电路（二次集成，分为薄膜和厚膜两类）u按有源器件及工艺类型分类按有源器件及工艺类型分类：u双极集成电路（双极集成电路（TTL,ECL,模拟模拟IC）uMOS集成电路（集成电路（NMOS,PMOS,CMOS）uBiMOS集成电路集成电路双极与双极与MOS混合集成电路混合集成电路 一、一、全定制集成电路（全定制集成电路（Full-Custom Design Approach）u 定义：定义：即在晶体管的层次上进行每个单元的性能、面积的优化设即在晶体管的层次上进行每个单元的性能、面积的优化设计，每个晶体管的布局计，每个晶体管的布局/布线均由人工设计，并需要人工生成所布线均由人工设计，并

19、需要人工生成所有层次的掩膜（一般为有层次的掩膜（一般为13层掩膜版图）层掩膜版图）优点：优点： 所设计电路的集成度最高所设计电路的集成度最高 产品批量生产时单片产品批量生产时单片IC价格最低价格最低 可以用于模拟集成电路的设计与生产可以用于模拟集成电路的设计与生产缺点：缺点： 设计复杂度高设计复杂度高/设计周期长设计周期长 NRE费用高费用高应用范围应用范围： 集成度极高且具有规则结构的集成度极高且具有规则结构的IC（如各种类型的存储器芯片）（如各种类型的存储器芯片） 对性能价格比要求高且产量大的芯片（如对性能价格比要求高且产量大的芯片（如CPU、通信、通信IC等）等） 模拟模拟IC/数模混合

20、数模混合IC二、二、半定制集成电路（半定制集成电路（Semi-Custom Design Approach）u 定义：定义：即设计者在厂家提供的半成品基础上继续完成最终的设计，只即设计者在厂家提供的半成品基础上继续完成最终的设计，只需要生成诸如金属布线层等几个特定层次的掩膜。根据采用不同的半需要生成诸如金属布线层等几个特定层次的掩膜。根据采用不同的半成品类型，半定制集成电路包括门阵列、门海和标准单元等。成品类型，半定制集成电路包括门阵列、门海和标准单元等。u 半定制集成电路包括门阵列、门海、标准单元等。半定制集成电路包括门阵列、门海、标准单元等。u 三、可编程逻辑器件（如三、可编程逻辑器件（如FPGA、CPLD等）等）u 定义：这种集成电路使设计者不用到半导体加工厂，只需坐在实验室定义：这种集成电路使设计者不用到半导体加工厂，只需坐在实验室或家中计算机前就可以完成集成电路的设计，十分方便，而且可多次或家中计算机前就可以完成集成电路的设计，十分方便，而且可多次修改自己的设计，且不需要更换器件和硬件。修改自己的设计，且不需要更换器件和硬件。四、专用集成电路的设计方法四、专用集成电路的设计方法ASIC设计有别于板级电路设计的主要方面设计有别于板级电路设计的主要方面u 设计层次不同设计层次不同u 所使用的设计所