微机原理第6章-主存储器.

1、半导体存储PU的连接 了解符储的工作瓯理和外部特性 学会利 用现冇的存1*» 芯片构成所卿内存系铳。61半导体存储器的分矣的存储电路）组成的、用来存放用二进制数表示的程序和数据。存储器是计算机系统中具有记忆功能 的部件,它是由大量的记忆单元或称基本记忆单元是一种能裘示二进制“ 0 和 “1”的状态并具有记忆功能的物理器件.如电 容.双稳态电路等。一个记忆单元能够存储二 逬制的一位。由若干记忆单元组成一个存储单 元、一个存储单元能存储一个字，字有4位、8 位 16位等称之为字长，字长为8时，称一个 字节。< ；速度快 容量小实际上存储系统是快慢搭配，具有层次结构的 I如所示.5：

2、奇存番_内部C；泌tu 外部C?ach主存储«度慢辅助存储 gjg大応*辅助存储存储器操作:读操作，非破坏性。 写操作，破坏性。信息交换中心。数据仓库。一、存储器分类1.内存储器（内存或主存）0功能:存储当前运行所需的程序和数据。特点:CPU可以直接访问并与其交换信 息F容量小*存取速度快。2.外存储S（外存）功能:存储当前不参加运行的程序和数据 特点CPU不能直接访问,配备专门设 备才能进行交换信息、容量大, 存取速度慢目前，存储器使用的存储介质有半导体器件,磁性材料.光盘等.一般把半导体存储器芯片作为内存。由于半导体存储器具肖存取速度快.集成度高、体积小、功耗低、应用方便等优点，

3、I在此我们只讨论半导体存储話。协态随机SRAMMOS动态陡1机DRAM掩腴ROM呵編WROM图6.2半导体存储黯分矣丰体存储紫外比擦除UREPROM电擦除EEPRCA1一次性編*PROMRAM只读存储器ROM町採除EPROM二、半寻库存储爲的组成图6. 3存储器的基本姐成DB半导体存储器由地址奇存S,译码电路.存储体、 读禺控制电路-数据寄存器、控制逻辑等6个部分组成。I.存储体基本存储电踣是组成存储器的基础和核心， 它用于存放一位二进制信息W或T （字位几 若干基本存储电路（字位）组成一个存储单元.一 个存储单元一般存储一个字节，即存放$位二进制 信息，存储体翅存储单元的集合体.2.译码驱动

4、电路该电路实际上包含译码器和驱动器两部分. 译码器的功能是实现多选1,即对于某一个输入的 地址码，N个输出线上有唯一一个离电平（或低电 平）与之对应常用的地址译码有两种方式，即单译码和双 译码方式-(I)单译吗方式 P 亠 I I- - -*- W - I - -/;单译码方式是一个-科中取的译码器.如圏'64所示译码黠输出驱动N根字线中的一根，每根I :字蝕由M位ffl成.若某根字钱被选中.则对应此线 :上的M位信号便时«读出«写入，输出«冲放.'大畧出或输入fM位的字.I、字线N=2P个地址图6.4单译码寻址示意图(2)双译码方式 f 双译码方

5、式采用的是两级译码电路当字选， ；择线的樓数N很大时NS中的P必然也大*这时: !町将P分成两»分.如，心2f=E=2»X2*¥XY,；这禅便将对N的译硏分别曲X译码和Y诵码両部分 .充成a基本存储电路xit地址译码器0 12 1- 4 氏 A A A AW,.nY。YmR/W控制1 Y(列)地址译码及1/0控制数据输入 &据输出A,A? An Ay图6.5双译码结构示息图单译码方式主耍用于容量 小的存储器双译码方式可大 大减少译码输出选择线的数目, 适用于大容*的存储器.3地址寄存器用于存放CPU访问存储单元的地址，经译码 驱动后指向相应的存储单元。4.

6、渤写mss包括读出放大器.写入电路和读/写控制电路, 用以完成对被选中单元中各位的读出或写入操作5数据奇存器用于暫时存放从存储单元读出的数据，或从 CPU或UO端口送出的要写入存储器的数据.6控制逻辑5 接收来自CPU的启动.片选、读/写及清除命 :令，经控制电路综合和处理后，产生一组时序信!号来控制存储器的读/写操作三、半寻体存储谿芯片的主要技朮指标1.存储容（存放二进窟售息的总他B存储容量=存储单元个数X每个存储单元的位数;常用单位：MBs GB. TB 其中：lkB=2«»BlM=2»kB=2»B1GB=2*MB=2*B1T»=2>

7、«GB=2*B ,/2存取时Q存取时间又称存储器访问时间.指启 动一次存储器操作到完成该操作所需的时 间 t.v.存取周期是连续启动两次独立的存储 器操作所需的最小的时间间隔Tc，一般 5.4511性可靠性指存储器对电磁场及温度等变 化的抗干扰能力.体积、重量、功耗（包括维持功耗和 操作功耗人6.2 慣写（他机）存1*»RAM一、静态随机存储曙SRAM图6.6为6个MOS管组成的双稳态电路。rA'地址译码IhVsX图中YM是工 作管，是 负管， 是控制管.丁九也是控制 管.它们为同 一列线上的存 储单元共用.0HrI/OY地址译码HOV«图6.6六符祁态R

8、AM也木存储电路特点:厶不需要刷新,简化外围电路。） 内部管子较多,功耗大,集成度低。 Z不同的静态RAM的内部结构基本相同，只是衽不同容* 时其存储体的矩阵»列结构不同-典型的»RAM芯片如 Intel 6116 （2KX8位） 6264 < 8KX8<S ） . 62128 C16KX8位）和62256 （32KX8位）等.图&8为SRAM 622芯片的引MBS,其容*为8KX8ft, W共有8K3）个单元.每单元8位.因比共需地址3 条.即為厂心 »据域&条即VO,-VOp WE> OF、岳、 CE）的共同作用决定了SRAM

9、62Z的操作方式.如表4U所示£>4-A<- 、 A,A.-AwA.i-An- yoi- irt>, kOr GND-*6J 6264*6 »作方或2837262524232221201918171615-WE-CE2-A,Aj-反Ao-I/O,-W)7叫-l/Qg-叫y用68 SRAM 6264引脚图I34567» g16111213146264WE CE, CE, OEX()()()方式l/Op UO*未选中高阻未选中高阻输出禁止高限读OIT写IN写IN00X X动态随机存储器DRAMD；：Ajyi的基本存皤电路（存铭单元）有单管和四管尊结构

10、，这里仅介绍单營存储单元的结构及存储原理。Hz为单动杰RAM的梦4：存电K.由MOS*体V和f电gfijiu(1)每次读出后，内容被破坏.要采取恢复措施，即需要刷新，外围电路复杂-(2)集成度高，功耗低0典型的动劇AM芯片一种典型的DRAM/UIntel 2164. 21M是64KX1 位的 DRAM芯片，片内含有64K个存储单元.所以，需要I他 地址贱寻址，为了*少地址誠引W数目.采用行和列两 部分地址践各"条，内部设有行、列地址«存-利用外 接多路开关.先由行选通<RAS选通8位行地址并犠存. 随后由列选通倍号阪it通8位列地址并«存，16位地址 可选中

11、WK存储单元中的任何一个单元./2164NC1 16ccD *CASWK89D创FXS 他入'AjA4入AlAgGND A,A广A，地址输入CIS：列地址选通RAS：行地址选通WE：写允许1).；数据输入1)，:数据输出 Vq电源GNI)：地图6.10(a) Intel 2164 DRAM芯片引脚图AyRa5CAS.128X128 地碎I28X 128 矩阵128个逹出 /AAS128个讣出 放人購IZ2列译列=1/2旳译$128个读出 做人)128个Ur出 放人裾I28X 128I28X 128行时输入缓冲器MO* Dout图6.10(b) Intel 2164 DRAM内部结构框图

12、RAM的组成包含:1il!i< (1)存储体外围电路a.地址译码器b.读/写控制及uo电路G片选控制CS地码阁6 H ROM组成能图6.3只埃存储器(ROM)J-LROM主耍由地址译码務.存储矩阵、控制逻辑和输出电路四部分组成 (如S4.ll所示).与RAM不网之处 是ROM在佚用时只能读出.不能18机 写入n它包含有0)地址译码(2) 存储矩阵(3) 控制逻辑(4) 输出电路一、掩膜ROM(1)器件制造厂在制造时编制程序，用户 不能修改。(2)用于产品批量生产(3)可由二极管和三极管电路组成。L字译码鲂构r 图62为一极讶构成的4X4位的存恨 矩阵，地址译码采用m译码方式，它通过 对所

13、选定的某字线置成低电平來选样读取 的字，位矩阵交叉点井与位线和被选字 线相连的一极管导通.使该位线t：输出电 俚为低电平，结果输出为否则为二极eROM阵列R R R IR(123*、4-“Ct*00(I位厶位3位2位1()(»输川数据位W62 一极管ROM()用MOS三极管取代二极管便构成了MOS ROM阵列 <Q VRf>A,-Ao字 地 址 if -码 器101厂吨伸. 线1线2L J线3位 线4字线1DDa D? D|图6.13 MOS许ROM阵列位字43216比1>,比1A11020111310104n1(11)字线4从二枫管ROM和杭OS ROM的 介绍可

14、知.这种存備矩阵的肉容禿 全取决于若片制:造过程而一旦制 遭好以厨g用户罐无法变更的.)*罚r2复合译码结构厂 如图6.14是一个1024X1位的MOS、 ROM电路.10条地址信号线分成两组，分 别经过X和Y译码.各产生32条选择线。X 译码输出选中某一行.但这一行中.哪一 个能输出与170电路相连还取决于Y译码 输出，故每次只选中一个单元-圏64 令译码的MOS ROM电歸3.双极型ROM电路厂 双极型ROM的速度比MOS ROM快, 它的取数时间约为几十ns,可用于速度要 求较高的微机系统中图6.15是一种双极 型ROM的结构图，容量为256X4位.图6.15 种双极巾ROM的结构图B#

15、htK存储单元的工作原理仍为当某一行被 选中时,连到存储管子的基极借号为rm 各列若有簣子与此选择线相连，则管子导 通，输出为*0,在输出电路中经过反相, 实际输出为*17若没有餐子与此选择线 相连，则存储矩阵输出为*r经过输出 电路反相，输出为可编程ROM (PROM)可程ROM (PROM)是一种允许用户«- 9CMROM.其存单元常用二实 現.®oM所示存«单元的双IRS!三极*的发 *»T一个可金出厂时所育存«单元 的熔理«是充好的.«程时，込过¥繼选中某个 A体*.若备写入h M向位M送»电平.此H *子«止.熔鳍将被保留若櫃各写入0. M囱位 域送低