届全国研究生集成电路电子设计竞赛试题

1、3 / 6第二届笔试题1. （ 4分）请简要说明 CIF , EDIF , GDS H的意义及用途。2. （ 4分）在亚微米设计中，互连线的影响是十分重要的，互连线会给晶体管增加负载，是由于、造成。 从而导致信号、功率、电压、时间。3. （ 4分）在亚微米设计中，电子迁移是由电源线和信号线上过高的电流密度 造成的。它使 连线变细，最终断开，引起器件失效。4. （4分）对付寄生参数，经常采用的方法有：使用导电性能好的 高层金属来代替 A1 :使用低介电常数的材料来减小电容；降低以减少晶格散射和电子空穴的离散活动；规划层数。5. （ 4分）DSP的中文意思是。 它的高速数值处理使实时模拟信号用技术

2、处理成为可能。在滤波器的设计中，通常只要调整DSP的件， 就会使其输出满足不同的模拟要求，这是很吸引人的。6. （ 4分）在各种不同的电子应用领域中，把微处理器，或微控制器作为核心的应用，称为 系统。7. （ 4分）下述片段程序是用什么语言写成的，它大致描述的是什么电路？entity COUNTERS isport （ CLK:in BIT ;COUNT: out BIT_VECTOR （ 2 downto 0）;end COUNTERS ;& （ 5分）在版图设计中，如果用户要求一些例如圆、 环、椭圆或一些弯头（两端尺寸不等） 等曲线组成的图案。 我们可以选某些工具在计算机显示器上显

3、示出来。若要将此图送去制版时，必须转为图形发生器能够接纳的格式， 为使这些图形尽可能保持原有形状， 需要较多插 值，这在设计中如何操作？9. （ 5分）数据库对设计十分重要，请简要说明什么是参量库，使用参量库的优点在何处？10. （ 5分）版图设计，工艺非常重要，请简要说明与工艺密切相关、设计人员必须了解的 一些工艺参数。11. （5分）请简要说明下述 CMOS电路的基本原理。 假定P管和N管的阈值电压分别为一 2及+ 2伏。Vss=+ 5 伏 G1 = 0, G2= 5V , Vout Vin G1 = 5V , G2 = 0V , V°utV12. （4分）请用一两句话说明DRC

4、、ERC、LVS、extract的意义及用途。13. （ 7分）请指出下述版图（单位为微米）中，管子的 W及L。人们常说0.5、0.8微米工 艺等，从这张图上看，它是多少微米工艺？答：W =; L =;是微米工艺。紅14. （4分）随着集成电路集成度的提高，测试越来越显得重要；可测试性设计也成为设计工作中的一项重要组成；在设计过程中，应该在设计的期阶段，就开始注意可测性设计问题。对数字电路来说， 常用的方法有和。对于CMOS电路来说，经常采用测试，来检查集成电路的故障。15. （4分）当且仅当下列条件满足时，逻辑电路的故障可检测：； 16. （8分）（i,n,川中任选一题）I .求图I电路所有

5、各点上固定故障（Stuck- at）故障的完全测试集。n .求图n电路中故障 a点的s-a-o的测试码。川.求图川电路中，多故障A s a-I, h s-a- 1的测试码。17. （10分）从手册上复印了HCS154MS的真值表和功能图，请说明它是什么样功能的电路？请比较其真值表和功能图，符合吗？若有不符合处，请指出。（图见附页）。18. （15分）用主从触发器（图 1）构成四级（R1, R2, R3和R4）流水线（图2）。每级之 间从左到右用组合逻辑构成。四个主触发器用时钟脉冲CP的正沿触发，从触发器用负沿触发，输出只在从触发器加载时候变化。三级组合逻辑为f1 , f2和f3 （图2）。在输

6、入数据到达第一个主触发器M1并在段传输延尺以后，触发器S4 （图2右端）的函数为:S4=( ( M1 * 2)+ 5) A2In putOutputLoadM(图一L°adsR2触发器和组合逻辑构成的四级流水线（图二）请用VHDL语言描述：1）时钟脉冲CP,高电位为1,低电位为02） 用组合逻辑实现函数f1，f2和f3f3 = f2 * f2f1= （ M1 * 2）f2 = f1 + 53） 四级流水线逻辑模块module4 / 6H*ursgrt£1«nAlVDri in“ i-；U7*17TBrto5f 1JV i ris |I1'L1L LiKM计

7、HrH艸Hnn11kH H |1.1JKLMHM卜MHHnHFH«1LLL ,MFi1HHilHHHH1-HH1lLn1r|r11LHi>1tiHHMAHH 1LLHULIIhHIH4! HMM.H可LIH*wIH卜HHHi-FrtHHM»-M丁丁"IH11L1 H 1卜HHHHIKHHHMJLAHF41tIMIIHH卜HlHMMIM|4Hn卜MlHiL ILiiL-L1*1HHRH1WHH11karH ；.BLItLka.HH只HHHMl<1LhH生X百H-i.HI iMLINkHH<HMH科uHi卜1 HMHHHJhL!4Ri IM»

8、;HkU| HHMII乂H耳RHL| >i I «-!HMKH71HH4XMIHwlVK.14MLM14Mi?WHHHX>4H4HHIrLTMHfa.Bn4MLX| HHkHHhHH<IHJ斗j HTHHHhHHHHh讯Hrlhi 'riHH»*H |rrTXXbhH-HHb”HtiTMn 1LJf<XbHRHIXHHMHHH J HHMHcXXbFti-FHii-1 “Mh亠 CJ-OVY w&ayy he V Vfyyt.rfI'-Q V YhxjvytMpwYlvtYY >yl LEJot>YMY Irl-丿

9、i 7 r t -厂T:x> -nn_4Y I. ” rliy irf 了 r7 、 o'v十CZJ .VIVTQ rlQFv厂 «-r-L>yvrA » r IVr1 W了 mmjit .Lj5/6密勒解码器设计一、题目：设计一个密勒解码器电路二、输入信号：1. DIN :输入数据2. CLK :频率为2MHz的方波，占空比为 50%3. RESET:复位信号，低有效三、输入信号说明：输入数据为串行改进密勒码，每个码元持续时间为8卩s,即16个CLK时钟；数据流是由A、B、C三种信号组成；A :前8个时钟保持“1”，接着5个时钟变为“ 0”最后3个时钟

10、为“1”B :在整个码元持续时间内都没有出现“0”即连续16个时钟保持“ 1 ”C:前5个时钟保持“ 0”后面11个时钟保持“1” 改进密勒码编码规则如下：如果码元为逻辑“ 1”用A信号表示。如果码元为逻辑“ 0”用B信号表示，但以下两种特例除外：如果出现两个以上连 “ 0” 则从第二个“ 0”起用C信号表示；如果在“通信起始位”之后第一位就是“ 0”则用C信 号表示，以下类推；“通信起始位”，用C信号表示；“通信结束位”，用“ 0”及紧随其后的B信号表示。“无数据”，用连续的B信号表示。 输入数据信号示例如下：（S代表“通信起始位” ，E代表“通信结束位”）注意：当DIN为“1”时，CLK信

11、号为连续的 2MHz方波；当 DIN为“ 0”时，CLK信号 为“ 0”输入数据信号总是在 CLK信号的下降沿变化。为便于理解，特将A信号图示如下：DIN :CLK :nnnnnnnnnn nnnnnn四、输出信号：1. DOUT :输出数据2. DATA EN :输出数据使能信号3. BIT EN :码元使能信号五、输出信号规定：DATA EN :DOUT:0100101bit -en : n n n n n n rDATA EN信号从“ 0”变为“ 1”到变回“ 0”，表示收到一帧完整的数据， DOUT和 BIT EN只有在 DATA EN为“1”时才是有效的； BIT EN信号为“ 1”

12、时，DOUT的值 即为当前码元。上图表示解码结果为 0100101。注意，“通信起始位”和“通信结束位”在输出信号中必须消去。六、设计要求设计一个密勒解码电路，输入信号为如下4帧数据：10010110、00010100、10100101、00100111 (与前面输入数据信号示例相同)，正确完成解码，并使输出信号符合规定。可不考虑错码。 请首先提供书面设计方案(评分时要考虑此方案)2000年全国EDA竞赛上机试题R为数据的实部，1为数据的虚部。设计一加法器阵列，完成下列复数运算功能，其中Ra'=(Ra+Rc)+(Rb+Rd) la'=(la+lc)+(lb+ld) Rc 

13、9;(Ra+Rc)-(Rb+Rd) lc '(la+lc)-(lb+ld) Rb '(Ra-Rc)+(Ib-Id) lb'=(la-lc)-(Rb-Rd) Rd '(Ra-Rc)-(Ib-Id) ld'=(la-lc)+(Rb-Rd) 功能框图如下：Ra,Rb,Rc,Rd19、-21kla,lb,lc,ld19、加法器阵列21CPRa ',Rb',Rc',Rd'la',lb 'lc'Id '输入信号：1 输入数实部 Ra, Rb , Rc, Rd，虚部la, lb, lc, Id的数据宽度均为19位；每次向加法器阵列只能送一个操作数，包括实数R (19bit )、虚部I (19bit);操作数据a、c、b、d的顺序连续送入，在加法器列中要进行串并变换。2. CP脉冲。输出