四位二进制加法器课程设计

1、课题名称与技术要求课题名称：四位二进制加法器设计技术要求：1）四位二进制加数与被加数输入2）二位数码管显示摘要本设计通过八个开关将 A3,A2,A1,A0和B3,B2,B1,B0信号作为加数和被加数输入四位串行进位加法器相加，将输出信号S3,S2,S1,S0和向高位的进位C3通过译码器I译码，再将输出的 Y3,Y2,Y1,Y0和X3,X2,X1,X0各自 分别通过一个74LS247译码器，最后分别通过数码管 BS204实现二位显 示。本设计中译码器I由两部分组成，包括五位二进制译码器和八位二进制输出器。信号S3,S2,S1,S0和向高位的进位C3输入五位二进制-脉冲产生器， 将得到的n （五位

2、二进制数码对应的十进制数）个脉冲信号输入八位二进制 输出器，使电路的后续部分得以执行。总体论证方案与选择设计思路：两个四位二进制数的输入可用八个开关实现，这两个二进制 数经全加器求和后最多可以是五位二进制数。本题又要求用两个数码管分别 显示求和结果的十进制十位和各位，因此需要两个译码器U分别译码十位和个位。综上所述，需要设计一个译码器I,能将求和得到的五位二进制数译 成八位，其中四位表示这个五位二进制数对应十进制数的十位，另四位表示个位。而译码器U有现成的芯片可选用， 此处可选74LS247 ,故设计重点就 在译码器I。加法器选择全加器：能对两个1位二进制数进行相加并考虑低位来的进位，即相当于

3、 3 个1位二进制数相加，求得和及进位的逻辑电路称为全加器。或：不仅考虑 两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为 全加器。1）串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。优点：电路比较简单。最大缺点：进位信号是由低位向高位逐级传递的，运算速度慢。2）超前进位加法器为了提高运算速度，必须设法减小或消除由于进位信号逐级传递所消耗 的时间，于是制成了超前进位加法器。优点：与串行进位加法器相比，（特别是位数比较大的时候）超前进位 加法器的延迟时间大大缩短了。缺点：电路比较复杂。综上所述，由于此处位数为 4 （比较小），出于

4、简单起见，这里选择串行进位加法器。译码器U选择译码是编码的逆过程，将输入的每个二进制代码赋予的含意“翻译”过来，给出相应的输出信号。译码器是使用比较广泛的器材之一，主要分为:变量译码器和码制译码器，其中二进制译码器、二-十进制译码器和显示译码器三种最典型，使用十分广泛。显示译码器又分为七段译码器和八段 译码器，此处选择七段译码器。综上所述，最终选择74LS247译码器。数码管选择此处选七段发光二极管（LED）显示器，LED数码管要显示BCD码所 表示的十进制数字就需要有一个专门的译码器，该译码器不但要有译码功 能，还要有相当的驱动能力。上述选取了 74LS247译码器，为了与该译码 器配用，因

5、此选取BS204数码管。总体设计原理框图数码管数码管总电路图说明：通过八个开关将A3,A2,A1,A0和B3,B2,B1,B0信号作为加数和被 加数输入四位串行进位加法器相加，将输出信号 S3,S2,S1,S0和向高位的进 位C3通过译码器I译码，再将输出的 Y3,Y2,Y1,Y0和X3,X2,X1,X0各自分 别通过一个74LS247译码器，最后分别通过数码管 BS204实现二位显示。单元设计加数与被加数输入分别用八个开关实现加数和被加数的输入，开关闭合表示1，开关打开表示0。详见总电路图。加法器设计两个一位二进制数相加，叫做半加，实现半加操作的电路，称为半加器。 所谓“半加”，就是只考虑两

6、个加数本身的求和，而没有考虑地位来的进位 数。半加器逻辑图及符号全加器可用两个半加器和一个或门组成，如图所示。Ai和Bi在第一个半加器中相加，得出的和再跟 Ci-i在第二个半加器中相加，即得出全加和Si。两个半加器的进位数通过或门输出作为本位的进位数Ci。全加器也是一种组合逻辑电路，其图形符号如下图所示全加器逻辑图及符号四位二进制串行进位加法器逻辑图（详细电路图见附录三）如下：译码器I设计译码器I组成如下图：说明：由全加器得到的和（最多 5位）从A端输入，经五位二进制-脉 冲产生器，得到n （五位二进制数码对应的十进制数）个脉冲信号，并将其 输入八位二进制输出器，在B端得到八位二进制数码，其中

7、4位表示十进制 的十位数，另4位表示十进制的个位数。此为译码器工作流程。八位二进制输出器 真值表见附录五由真值表写出驱动方程：J0=K0=1J1=K1=XOJ2=K2=X1 OJ3=K3=X2 X1 X0+X2 X1 XOJ4=K4=X3 X2 X1 XOJ5=K5=Y0 X3 X2 X1 XO八位二进制输出器电路图见附录四译码器U（ 74LS247译码器）设计74LS247引脚图74LS247功能表七段显示译码器的主要功能是把“ 8421 ”二-十进制代码译成对应于数 码管的七字段信号，驱动数码管，显示出相应的十进制数码。数码管设计半导体七段显示器分为共阴极接法和共阳极接法两种，此处为了与

8、74LS247译码器配套选用BS204共阳极数码管。LED数码管共阳极接法LED显示器心得体会通过本次课程设计，我加深了对所学知识的理解，并对某些知识进行了 很好地应用，如J-K触发器等。同时，我也更加强化了自己查阅资料的能力， 这有助于提高我的自学能力，整个过程中我还有请教同学。总之，本次课程 设计更加激发了我的学习欲望，有利于我后续课程的学习。当然，在这次课设中，我也遇到了不少问题，如对于译码器I的处理， 这个问题还没完全解决，最近几天也查过资料和咨询过同学，但由于时间紧 迫等原因，对于其中如何由五位二进制数激发得到n （五位二进制数码对应的十进制数）个脉冲信号还是没能很好地解决，看来只能留待以后去思考了。总之，这次课设让我收获不少。参考文献1数字电路逻辑设计（第三版）王毓银 主编高等教育出版社2 电子技术李春茂主编科学技术文献出版社3 数字电子技术基础解题指南唐竞新 主编清华大学出版社附录附录一：特别说明本论文中译码器I组成图及附录中各图表纯属原创，原理图为讨论之结果，其它图表有借鉴参考文献，文中某些