实验十五计数器及其应用

1、实验十五 计数器及其应用一、实验目的1. 学会用集成电路构成计数器的方法。2. 掌握中规模集成计数器的使用及功能测试方法。 3. 运用集成计数器构成 1 川分频器。二、实验原理计数器是数字系统中用的较多的基本逻辑器件 , 它的基本功能是统计时钟脉冲的个数 , 即实现计数操作 , 它也可用与分频、定时、产生节拍脉冲和脉冲序列等。例如 , 计算机中的 时序发生器、分频器、指令计数器等都要使用计数器。计数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分 , 可分为 同步计数器和异步计数器 : 按进位体制的不同 , 可分为二进制计数器、十进制计数器和任意 进制计数器 : 按计数过程中数

2、字增减趋势的不同 , 可分为加法计数器、减法计数器和可逆计 数器 : 还有可预制数和可编计数器等等。1 、用 D 触发器构成异步二进制加法 / 减法计数器图 15 · 1 3 位二进制异步加法器如上图 15-1 所示 , 是由 3 个上升沿触发的 D 触发器组成的 3 位二进制异步加法器。图 中各个触发器的反相输出端与该触发器的 D 输入端相连 , 就把 D 触发器转换成为计数型触 发器 T 。将上图加以少许改变后 , 即将低位触发器的 Q 端与高一位的 CP 端相连 , 就得到 3 位兰进制异步减法器 , 如下所示 :图 15-2 3 位二进制异步减法器2 、异步集成计数器 74L

3、S9074LS90 为中规模 TTL 集成计数器 , 可实现二分频、五分频和十分频等功能 , 它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所示 :图15-3 74LS90的引脚排列图表 15-1 74LS90 的功能表3 、中规模十进制计数器 74LS192( 或 CC40192)74LS192 是同步十进制可逆计数器 , 它具有双时钟输入 , 并具有清除和置数等功能 , 其引脚排列及逻辑符号如下所示 :-图 15474LS192 的引脚排列及逻辑符号(a) 引脚排列(b) 逻辑符号图中 :PL 为置数端 ,CPU 为加计数端 ,CPD 为减计数端 ,TCU为非同步进位

4、输出端 ,一 -60 一一动下一级计数器。下图是由 74LS192 利用进位输出控制高一位的加计数端构成的加数级连示意图图 15-6 74LS192 级连示意图6 、实现任意进制计数(l) 用复位法获得任意进制计数器假定己有一个 N 进制计数器 , 而需要得到一个 M 进制计数器时 , 只要 M<N,Llj 复位法 使计数器计数到 M 时置零 , 即获得 M 进制计数器。如下图 15 · 5 所示为一个由 74LS192 十 进制计数器接成的 6 进制计数器。图 15-7 6进制计数器(2) 利用预置功能获得 M 进制计数器 下因为用三个 74LS192 组成的 421 进制的

5、计数器。 图 15-8 421进制计数器外加的由与非门构成的锁存器可以克服器件计数达度的离散性 , 保证在反馈置“0”信号作用下可靠置“0”。图 15-7 是一个特殊的 12 进制的计数器电路方案。在数字钟里 , 对十位的计时顺序是 1 、 2 、 3 、 11 、 12, 即是 12 进制的 , 且无 0 数。如下图所示 , 当计数到 13 时 , 通过 与非门产生一个复位信号 , 使 74LS192( 第二片的时十位 ) 直接置成 0000, 而 74LS192( 第一 片 ), 即时的个位直接置成 0001, 从而实现了从 1 开始到 12 的计数。 图 15-9 特殊的 12 进制计数

6、器三、实验设备与器材1 、数字逻辑电路实验板。2 、数字逻辑电路实验板扩展板。3 、双踪示波器 , 数字万用表 , 脉冲源。4 、芯片 74LSOO 、 74LS10 、 74LS04 、 74LS32 、 74LS192( 成 CC40192),74LS90,74LSl6l 。 74LS248(74LS48 四、实验内容及实验步骤以下实验均在扩展板上进行 , 具体的芯片插法与前述实验相同 , 区别在于芯片的功能 引脚不同 , 芯片之间的连接方法不同。1 、用 D 触发器构成 3 位二进制异步加法计数器。按图 15-1 连线 , 清零脉冲 CR 接至逻辑电平开关输出插孔 , 将低位 CP 端接

7、单次脉冲源 , 输出端 QLQ2 、 QLQO 接逻辑开关电平显示插孔 , 各 SD 接高电平 "l" 。清零后 , 逐个送入单次脉冲 , 观察并列表记录 QLQO 的状态。将单次脉冲改为 lEfz 的连续脉冲 , 观察并列表记录。 QO 的状态。 将 lETz 的连续脉冲改为 lkffz 的连续脉冲 , 用示波器观察 CP 、 Q3 、 QLQ1 、 QO 端的波形 , 描绘之。2 、用 D 触发器构成 3 位 L 进制异步减法计数器。 实验方法及步骤同上 , 记录实验结果。3 、测试 74LS90 的逻辑功能计数脉冲由单次脉冲源提供 , 如果从 A 端输入 , 从 QA

8、 端输出 , 则是二进制计数器 :如果从 B 端输入 , 从 QD,QC,QB 输出。则是异步五进制加法计数器 : 当 QA 和 B 端相连 , 时钟脉冲从 A 端输入 , 从 QD,QC,QB,QA 端输出 , 则是 8421 码十进制计数器 : 当 A 端和QD 端相连 , 时钟脉冲从 B 端输入 , 从 QD,QC,QB,QA端输出 , 则是5421码十制计数器。输出端 QD 、 QC 、 QB 、 QA 接一译码器 74LS248( 或 74LS48), 经过译码后接至数码管单元的共阴数码管。按表 15-1 逐项测试并判断该集成块的功能是否正常。具体的接法请参考附录和有关资料。3 、测

9、试 74LS192( 或 CC40192 的逻辑功能计数脉冲由单次脉冲源提供 , 清除端、置数端、数据输入端 P3 、 P2 、 Pl 、 P0 分别接至逻辑电平输出插孔 , 输出端 Q3 、 Q2 、 Q1、QO 接一译码器 74LS248( 或 74LS48 , 经过译 码后接至数码管单元的共阴数码 , 非同步进位输出端与非同步借位输出端接逻辑电平显示插孔。按表 153 逐项测试并判断该集成块的功能是否正常。具体的接法请参考附录和有关资料。4 、测试 74LS161 的逻辑功能具体的测试方法同实验内容 2,3, 只是 74LS161 的管脚分布不同 , 功能不同。同样需要将 74LS161

10、 的输出经过译码后在数码管上显示出来 , 关于 74LS161 的功能及用法 ,74LS248 的功能及用法请参考有关资料。5 、如图 154 所示 , 用两片 74LS192 组成 -J 位十迹制加法计数楼 ,输入1Hz的连续脉冲 , 进行由 00 到 99 的累加计数 , 并记录之。同样可以将 74LS192 的输出端接译码器 , 用二个数码管来显示其计数情况。6 、将二位十进制加法计数器改为二位十进制减法计数器 , 实现由 99 到 00 的递减计数 ,并记录之。具体的实现方法请自己查阅有关资料 , 画出详细的接线图 , 在扩展板上实现。7 、按图 15-7 电路进行实验 , 记录实验结果 , 并仔细分析实验原理。 8 、按图 15-8 电路进行实验 , 记录实验结果 , 并仔细分析实验原理。 9 、按图 15-8 电路进行实验 , 记录实验结果 , 并仔细分析实验原理。五、实验预习要