江南大学微电子电子设计自动化第2章201209

1、幻灯片1第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述2.2 复杂可编程逻辑器件(CPLD2.3 现场可编程门阵列(FPGA2.4 在系统可编程(ISP逻辑器件2.5 FPGA和CPLD 的开发应用选择 幻灯片2第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述ASIC 的出现降低了产品的生产成本，提高了系统的可靠性，减少了产品的物理尺寸，但是 ASIC 芯片都必须到IC 厂家去加工制造才能完成， 设计制造周期长，且一旦有了错误，需重新修改设计和制造，成本和时间大大增加。 硬件工程师希望有一种更灵活的设计方法，根据需要，在实验室就能设计、更改大规模数字逻辑，研制自己的ASIC 芯

2、片并马上投入使用，而且可反复编程，修改错误，大大方便设计者。这就是可编程逻辑器件提出的基本思想。幻灯片3第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述可编程逻辑器件PLD ( Programmable Logic Device是允许用户编程(配置 实现所需逻辑功能的电路。它与分立元件相比，具有速度快、容量大、功耗小和可靠性高等优点。和大规模专用集成电路相比，有研制周期短、先期投资少，修改逻辑设计方便、小批量生产成本低等优点。不久的将来可能将全部取代分立数字元件，目前一些数字集成电路生产厂商已经停止了分立数字集成电路的生产。 幻灯片4第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概

3、述PLD 的发展历程 早期的可编程逻辑器件只有可编程只读存贮器(PROM、 紫外线可擦除只读存贮器(EPROM和电可擦除只读存贮器(EEPROM 三种。由于结构的限制，它们只能完成简单的数字逻辑功能。幻灯片5第二章 大规模可编程逻辑器件输入项 A B C D(乘积项P P P P (或项A B D(a 与门表示法2.1 可编程逻辑器件概述幻灯片6 P P 1P 3P 4F P 1 P 3P 4(b 或门表示法第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述最早出现的PLD 就是可编程只读存储器PROM 。它是由固定连接的“与”阵列和可编程的“或”阵列组成。 PROM 缺点：由于与阵列是固

4、定的，不能编程，灵活性较差。而大多数逻辑函数不需要使用输入的全部可能组合，这就使得PROM 的与阵列不能充分利用，造成浪费。为了增大芯片的容量，与门阵列可以做的很大，但阵列愈大，开关延迟时间愈长，速度较慢。 幻灯片7第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件(PLD，它能够完成各种数字逻辑功能。典型的PLD 由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与-或”表达式来描述，所以，PLD 能以乘积和的形式完成大量的组合逻辑功能。 幻灯片8第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述PLA 中

5、包含一个可编程连接的“与”矩阵和一个可编程连接的“或”矩阵，为了减小阵列规 模，提高器件速度，与门阵列不采用全译码式，与门个数小于2n （n 为输入项数）。 幻灯片9第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述上图右边实现的逻辑函数如下：O 0=I 0I 1I 2+I 1I 2O 1=I 0I 1I 2+I 0I 1I 2+I 0I 1I 2O 2=I 0I 1I 2+I 1I 2PLA 器件对于逻辑功能的处理比较灵活，但处理逻辑功能较简单的电路时比较浪费资源，相应的编程工具花费也较大。因此在PLA 器件的基础上，发展了PAL 器件和GAL 等PLD 器件。 幻灯片10第二章 大规模

6、可编程逻辑器件2.1 可编程逻辑器件概述PAL 由一个可编程的“与”阵列和一个固定的“或”阵列构成，或门的输出可以通过触发器有选择地被置为寄存状态。PAL 器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM 技术和EEPROM 技术。 幻灯片11第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述在PAL 的基础上，又发展了一种通用阵列逻辑GAL ( Generic Array LogicGAL 是基本PAL 结构的增强型器件，具有与PAL 器件相同的基本结构形式，既采用可编程“与”矩阵及固定的“或”矩阵结构，但是编程方式不同。GAL 有如下优点1 采用CMOS 的浮栅工艺；可以重复

7、编程由于采用CMOS 工艺而使器件速度提高，功耗下降具有不挥发性，在器件掉电后不必对GAL 器件重新编程有一种“安全保护单元”，允许对GAL 器件实现安全保护2 采用了一种可编程输出逻辑宏单元OLMC ( Output Logic Macro Cell。 幻灯片12第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述GAL 是基本 PAL 结构的增强型器件，具有输出逻辑宏单元 时钟I /O 控制模块O1预置位D CK Q C清零O2O3O4F1F2F3反馈幻灯片13第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述这些早期的PLD 器件的一个共同特点是可以实现速度特性较好的逻辑功能，但

8、其过于简单的结构也使它们只能实现规模较小的电路。为了弥补这一缺陷，20世纪80年代中期。 Altera和Xilinx 分别推出了类似于PAL 结构的 CPLD ( Complex Programmable Logic Device和与标准门阵列类似的FPGA(FieldProgrammable Gate Array ，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。几乎所有应用门阵列、PLD 和中小规模通用数字集成电路的场合均可应用FPGA 和CPLD 器件。 幻灯片14第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述注：不同厂家的叫法不尽相同， Xilinx 把基于查

9、找表技术，SRAM 工艺，要外挂配置用的EEPROM 的PLD 叫FPGA ； 把基于乘积项技术，Flash （类似EEPROM 工艺）工艺的PLD 叫CPLD ；Altera 把自己的PLD 产品：MAX 系列（乘积项技术，EEPROM 工艺），FLEX 系列（查找表技术，SRAM 工艺）都叫作CPLD ，即复杂PLD(Complex PLD，由于FLEX 系列也是SRAM 工艺，基于查找表技术，要外挂配置用的EPROM ，用法和Xilinx 的FPGA 一样，所以很多人把Altera 的FLEX 系列产品也叫做FPGA 。 幻灯片15第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述

10、 幻灯片16第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述部分PLD 公司的网址：ALTERA: XILINX: ATMEL: CYPRESS: LATTICE: ACTEL: QUICKLOGIC: 幻灯片17第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述表2.1 Altera 系列产品主要性能 幻灯片18第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述表2.2 Xilinx 系列产品主要性能 幻灯片19第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述表2.3 Lattice系列产品主要性能 幻灯片20第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述 P

11、LD 的种类及分类方法PLD 的分类方法较多，也不统一，下面简单介绍3种。1、从互连结构上分2、从可编程特性上分3、从编程元件上分幻灯片21第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述 从互连结构上分类从互连结构上可将PLD 分为确定型和统计型两类。确定型PLD 提供的互连结构每次用相同的互连线实现布线，所以，这类PLD 的定时特性常常可以从数据手册上查阅而事先确定。这类PLD 是由PROM 结构演变而来的，目前除了FPGA 器件外，基本上都属于这一类结构。统计型结构是指设计系统每次执行相同的功能，却能给出不同的布线模式，一般无法确切地预知线路的延时。所以，设计系统必须允许设计者提出

12、约束条件，如关键路径的延时和关联信号的延时差等。这类器件的典型代表是FPGA 系列。 幻灯片22第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述 从可编程特性上分类 从可编程特性上可将PLD 分为一次可编程和重复可编程两类。一次可编程的典型产品是PROM 、PAL 和熔丝型FPGA ，其他大多是重复可编程的。其中，用紫外线擦除的产品的编程次数一般在几十次的量级，采用电擦除方式的产品的编程的次数稍多些，采用E2CMOS 工艺的产品，擦写次数可达上千次，而采用SRAM(静态随机存取存储器 结构，则被认为可实现无限次的编程。 幻灯片23第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述

13、从可编程器件的编程元件上分类 最早的PLD 器件(如PAL 大多是TTL 工艺，但后来的PLD 器件( 如GAL 、EPLD 、FPGA 及pLSI/ISP器件 都采用MOS 工艺(如NMOS 、CMOS 、 E2CMOS 等 。目前，一般有下列5种编程元件： 熔丝型开关(一次可编程，要求大电流 ； 可编程低阻电路元件(多次可编程，要求中电压 ； EPROM的编程元件(需要有石英窗口，紫外线擦除 ； EEPROM的编程元件； 基于SRAM 的编程元件。幻灯片24第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述下面介绍几种可编程元件的编程原理。1、熔丝和反熔丝元件的编程原理最早的可编程逻辑

14、器件采用熔丝编程方式。熔丝编程元件的原理图如下图所示。其中，每个存储元件由一只三极管和串在发射极的熔丝组成。三极管的be 相当于接在字线与位线之间的二极管。 幻灯片25第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述 VCCA 0 A n 熔丝元件原理图幻灯片26第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述编程时，如果需要某处存放信息“0”，则只要按地址提供一定的脉冲电流，将该处熔丝烧断即可。而未熔断熔丝的地方即表示存放了信息“1”。采用熔丝编程工艺的PLD 有PROM 、PAL 、EPLD 及FPGA 的一部分产品。这种编程方式速度较高，但功耗大。它的主要缺点是熔丝烧断后不

15、能恢复，因此只能一次性编程，不能重复编程位线和修改。一次性编程的PLD 不适宜在系统的研制、开发和实验阶段使用。另外，熔丝元件要留出较大的保护空间，因此占用芯片的面积也比较大。 幻灯片27第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述反熔丝元件克服了熔丝元件的缺点，它通过击穿介质达到连通线路的目的。下图为PLICE 反熔丝元件结构原理图。PLICE 反熔丝生长在N+扩散层和多晶硅之间的介质上，其生产工艺和 CMOS 、双极型工艺兼容。PLICE 介质未编程时呈现高阻抗，当加上18V 编程电压后介质被击穿，其两旁的导电材料连通，接通电阻小于1k 。反熔丝在硅片上只占一个通孔的面积，在一

16、个2000门的器件中，可以设置186000个反熔丝，因此反熔丝占用硅片面积小，对提高芯片的集成密度很有利。幻灯片28第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述 反熔丝元件结构原理图 幻灯片29第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述 2、浮栅编程技术 紫外线擦除、电编程的EPROM, 电擦除、电编程的E2PROM 和快闪存储单元都采用了浮栅编程技术。EPROM 的存储单元采用浮栅雪崩注入MOS 管(FAMOS管 或叠栅注入MOS 管(SIMOS管 。下图是浮栅雪崩注入MOS 管示意图，它是一个P 沟道增强型MOS 管，但栅极完全被SiO 隔离，处于浮置状态，因此称“

17、浮置栅”。浮栅上原本不带电，因此漏源之间没有导电沟道，浮栅管完全呈截止状态。 幻灯片30第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述 浮置栅DSEPROM 浮栅管(FAMOS管 的结构与符号幻灯片31第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述当漏源之间加上很高的负电压(通常为-45V 左右 时, 则可使漏极与衬底之间的PN 结发生雪崩击穿, 耗尽区内的电子在强电场作用下以高速从漏极的P+区向外射出, 使部分电子穿过SiO2层到达浮栅, 形成浮栅存储电荷。漏源间负高压去掉后，由于浮栅上的电荷没有放电通路，所以能长期保存下来，并在漏源之间建立导电沟道,FAMOS 管导通,

18、因而达到编程目的。擦除EPROM 的方法是将器件放在紫外光处照射(1020分钟, 浮栅中的电子获得足够能量穿过SiO2层回到衬底中,FAMOS 管又恢复到截止状态, 从而将编程信息全部擦去。 幻灯片32第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述 3、静态存储器 SRAM 方式使用静态存储器SRAM 存储逻辑配置数据，称配置存储器。目前 Xilinx 公司生产的FPGA 主要采用这种编程结构。SRAM 基本单元如下图所示。它由两个 CMOS 互耦反相器和一个MOS 开关管V 组成。幻灯片33第二章 大规模可编程逻辑器件2.1 可编程逻辑器件概述QXilinx 公司的SRAM 结构

19、幻灯片34第二章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述配置数据写入时，MOS 开关管导通，写入配置数据(0或1 。在工作状态下，MOS 开关管处于截止状态，配置单元的数据从反相器的Q 端读出。无论存储0 或1，其输出端处于低阻状态，若使状态发生翻转需要很大的电流，因此这种SRAM 结构具有很强的抗干扰性。这种SRAM 结构与其它组成方法相比，具有高密度、高速度和高可靠性，同时这种存储单元的特殊设计，还使它具有很高的稳定性，即在最坏的供电条件下，也能正常工作。 第一节最后一张幻灯片35第二章 大规模可编程逻辑器件2.2 复杂可编程逻辑器件CPLD 2.2.1 CPLD的基本结构早期的

20、CPLD 主要用来替代PAL 器件，所以其结构与PAL 、GAL 基本相同，采用了可编程的与阵列和固定的或阵列结构。再加上一个全局共享的可编程与阵列，把多个宏单元连接起来，并增加了I/O控制模块的数量和功能。可以把CPLD 的基本结构看成由逻辑阵列宏单元和I/O控制模块两部分组成。 幻灯片36第二章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件CPLD 1逻辑阵列宏单元 在较早的CPLD 中，由结构相同的逻辑阵列组成宏单元模块。一个逻辑阵列单元的基本结构如图2.1所示。 输入项由专用输入端和I/O端组成，而来自I/O端口的输入项，可通过 I/O结构控制模块的反馈选择，可以是I/O端信号的直

21、接输入，也可以是本单元输出的内部反馈。所有输入项都经过缓冲器驱动，并输出其输入的原码及补码。图2.1中所有竖线为逻辑单元阵列的输入线，每个单元各有9条横向线，称为积项线(或称为乘积项 。在每条输入线和积项线的交叉处设有一个EPROM 单元进行编程，以实现输入项与乘积项的连接关系，这样使得逻辑阵列中的与阵列是可编程的。其中，8条积项线用作或门的输入，构成一个具有个积项和的组合逻辑输出；另一条积项线 (OE线 连到本单元的三态输出缓冲器的控制端，以控制I/O端作输出、输入或双向输出等工作方式。幻灯片37第二章 大规模可编程逻辑器件2.2 复杂可编程逻辑器件CPLD OE 积项线时钟专用输入端I/O

22、端图2.1 逻辑阵列单元结构图 幻灯片38第二章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件CPLD在基本结构中，每个或门有固定乘积项(8 个 ，也就是说，逻辑阵列单元中的或阵列是固定的、不可编程的，因而这种结构的灵活性差。据统计，实际工作中常用到的组合逻辑，约有70% 是只含3 个乘积项及3个以下的积项和。另一方面，对遇到复杂的组合逻辑所需的乘积项可能超过8 个，这又要用两个或多个逻辑单元来实现。器件的资源利用率不高。为此，目前的CPLD 在逻辑阵列单元结构方面作了很大改进，下面讨论几种改进的结构形式。幻灯片39第二章 大规模可编程逻辑器件2.2 复杂可编程逻辑器件CPLD1 乘积项数

23、目不同的逻辑阵列单元图2.2所示是一个具有12个专用输入端和10个I/O端的CPLD ，共有10个逻辑阵列单元，分成5个逻辑单元对，各对分别由不同数量的乘积项组成。由图2.2可见，中间的逻辑单元对可实现16个积项和的组合逻辑输出，最外侧的逻辑单元对由8个乘积项组成，其余3对分别由10、12、14个乘积项组成，从而可实现更为复杂的逻辑功能。各逻辑单元中另有一条积项线作输出三态缓冲器的控制。 幻灯片40第二章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件CPLD (DIP,SMT I/O(20, 24 幻灯片41第二章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件CPLD2 具有两个或项输

24、出的逻辑阵列单元 图2.3是具有两个固定积项和输出的CPLD 的结构图。由图可见，每个单元中含有两个或项 输出，而每个或项均有固定的4个乘积项输入。为提高内部各或项的利用率，每个或项的输出均先送到一个由 EPROM 单元可编程控制的1分2选择电路， 即阵列单元中上面的或项输出由选择电路控制，既可输送到本单元中第2级或门的输入端，也可馈送到相邻的下一个阵列 单元第2级或门的输入端； 幻灯片42第二章 大规模可编程逻辑器件2.2 复杂可编程逻辑器件CPLD 同样，阵列单元中下面的或项输出由选择电路控制，可直接送到本单元第2级或门的输入端，也可馈送到相邻的前一个阵列单元中的第2级或门输入端，使本单元

25、不用的或项放到另一单元中发挥其作用。因而每个逻辑阵列单元又可共享相邻单元中的乘积项，使每个阵列可具有4、8、12和16四种组合的积项和输出，甚至本单元中的两个或项都可用于相邻的两个单元中。这样，既提高了器件内部各单元的利用率，又可实现更为复杂的逻辑功能。 幻灯片43第二章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件CPLD 输入端幻灯片44第二章 大规模可编程逻辑器件2.2 复杂可编程逻辑器件CPLD 2. I/O控制模块CPLD中的I/O控制模块，根据器件的类型和功能不同，可有各种不同的结构形式，但基本上每个模块都由输出极性转换电路、触发器和输出三态缓冲器三部分及与它们相关的选择电路所

26、组成。下面介绍在CPLD 中广泛采用的几种I/O控制模块。1 与PAL 器件相兼容的I/O模块如图2.4所示，可编程逻辑阵列中每个逻辑阵列逻辑单元的输出都通过一个独立的I/O控制模块接到I/O端，通过I/O控制模块的选择实现不同的输出方式。根据编程选择，各模块可实现组合逻辑输出和寄存器输出方式。 幻灯片45第二章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件CPLD 由可编程逻辑阵列来幻灯片46第二章 大规模可编程逻辑器件2.2 复杂可编程逻辑器件CPLD2 与GAL 器件相兼容的I/O模块输出宏单元如图2.5所示，从逻辑阵列单元输出的积项和首先送到输出宏单元(OMCOutput Macr

27、o Cell 的输出极性选择电路，由EPROM 单元构成的可编程控制位来选择该输出极性(原码或它的补码 。每个OMC 中还有由EPROM 单元构成的两个结构控制位，根据构形单元表，OMC 可实现如图2.6所示的4种不同的工作方式。 幻灯片47第二章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件CPLD时钟I /O 控制模块O1预置位D CKQ C 清零O2O3O4F1F2F3反馈 幻灯片48第二章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件CPLD SP AR CLKQSCLRS1寄存器输出双向I /O (组合方式S固定输出固定输入F(I幻灯片49第二章 大规模可编程逻辑器件2.2

28、复杂可编程逻辑器件CPLD 3 触发器可编程的I/O模块为了进一步改善I/O控制模块的功能，对I/O模块中的触发器电路进行改进并由EPROM 单元进行编程，可实现不同类型的触发器结构，即D 、T 、JK 、RS 等类型的触发器，如图2.7所示。这种改进的I/O控制模块，可组合成高达50种的电路结构。 幻灯片50第二章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件CPLD I/O幻灯片51第二章 大规模可编程逻辑器件2.2 复杂可编程逻辑器件CPLD4 具有两路积项和输入与两个触发器结构的I/O控制模块如图2.8所示，模块中两个触发器可独立地反馈回逻辑阵列。由于这种结构的灵活性，可使触发器成

29、为“内藏(Burried”工作方式，而且，它具有更多的触发器，很容易实现更为复杂的状态机功能。 幻灯片52第二章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件CPLD 去逻辑阵列ENAB LE SP D CSP D C输出选择逻辑阵列来S1CLK1AR1S2CLK2AR2I /O 幻灯片53第二章 大规模可编程逻辑器件 2.2 复杂可编程逻辑器件CPLD 2.2.2 Altera 公司的器件产品 Altera 公司的产品在我国有较多的用户，如EP220、EP224 、EP6010、EP1810等经典产品应用颇广。后来推出的EPM 系列和EPF 系列的集成度更是大大提高，品种多样，性能优越。

30、 幻灯片54第二章 大规模可编程逻辑器件2.2 复杂可编程逻辑器件CPLD FLEX10K 系列器件FLEX10K 系列器件是高密度阵列嵌入式可编程逻辑器件系列。这类器件最大可达10万个典型门，5392个寄存器；采用0.5 m CMOS SRAM工艺制造；具有在系统可配置特性；在所有I/O端口中有输入/输出寄存器；3.3 V或5.0 V工作模式；由Altera 公司的MAX+plus开发系统提供软件支持，可在PC 机或工作站上运行。幻灯片55第二章 大规模可编程逻辑器件每个FLEX10K 器件包含一个实现存储和专用逻辑功能的嵌入阵列和一个实现一般逻辑的逻辑阵列。嵌入阵列和逻辑阵列的结合提供了嵌

31、入式门阵列的高性能和高密度，可以使设计者在某个器件上实现一个完整的系统。嵌入阵列由一系列嵌入阵列块(EAB构成。实现存储功能时，每个EAB 提供2048比特，可以用来完成RAM 、ROM 、双口RAM 或者FIFO 功能。实现逻辑功能时，每个EAB 可以提供100600门以实现复杂的逻辑功能，如实现乘法器、微控制器、状态机和DSP(数字信号处理 功能。EAB 可以单独使用或多个EAB 联合使用以实现更强的功能。 幻灯片56第二章 大规模可编程逻辑器件 逻辑阵列由逻辑块LAB 构成。每个LAB 包含8个逻辑单元和一个局部连接。一个逻辑单元有一个4输入查找表、一个可编程触发器和一个实现进位和级联功

32、能的专用信号路径。 LAB 中的8个逻辑单元可用来产生中规模逻辑块，比如8 比特计数器、地址译码器或状态机，或者通过逻辑阵列块结合产生更大的逻辑块。每个逻辑阵列块代表大约96个可用逻辑门。幻灯片57第二章 大规模可编程逻辑器件FLEX10K 内部的信号连接以及与器件管脚的信号连接由快速互连通道完成。快速互连通道是快速的且连续的运行于整个器件行和列的通道。每个I/O管脚由位于快速通道互连的每个行、列两端的I/O单元(IOE输入。每个IOE 包含一个双向I/O缓冲器和一个触发器。这个触发器可用作数据输入、输出或双向信号的输出或输入寄存器。和专用时钟引脚连用时，这些寄存器提供附加的性能。输入时，提供

33、4.2 ns的建立时间和0 ns的保持时间；输出时，这些寄存器提供6.7 ns的保持时间。IOE 提供各种功能，比如JTAG BST支持、电压摆率控制、三态缓冲器及开漏输出等。 幻灯片58第二章 大规模可编程逻辑器件 嵌入阵列块(EABI/O单元(IOE逻辑阵列列连线带EAB逻辑阵列块. . .行连线带逻辑单元(LEEAB局部连线. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 逻辑单元嵌入阵列 幻灯片59第二章 大规模可编程逻辑器件 1 嵌入阵列块(EAB 嵌入阵列块是一种在输入、输出端口上带有寄存器的灵活RAM 电路

34、，用来实现一般门阵列的宏功能，适合实现乘法器、矢量标量、纠错电路等功能。因为它很大也很灵活，还可应用于数字滤波和微控制器等领域。 逻辑功能通过配置过程中对EAB 的编程来实现，并产生一个LUT(查找表 。有了LUT ，组合功能就可以根据查找表结果来实现，而不是通过计算，比用一般逻辑实现的算法快。这一特点使EAB 的快速存取时间得到进一步增强。EAB 的大容量允许设计者在一个逻辑级上实现复杂的功能，减少了增加逻辑单元或FPGA 的RAM 块连接带来的路径延时。例如，一个EAB 可以通过8个输入引脚和8个输出引脚来实现4×4乘法器。参数化的函数，比如LPM 函数，可自然而然地利用EAB

35、实现。幻灯片60第二章 大规模可编程逻辑器件2015年广东省证券从业证券市场：金融衍生工具的概念考试题一、单项选择题（共26题，每题的备选项中，只有 1 个事最符合题意）1、某股份有限公司发行股票4000万股，缴款结束日为6月30日，当年累计净利润6400万元，公司发行新股前的总股本数为12800万股，用全面摊薄法计算的每股收益为_元。A0.38B0.40C0.46D0.502、一般情况下，营业部对客户的一般化服务不包括_。A文明服务规范B为客户量身定做投资咨询服务C交易环境优化D风险揭示3、上海证券交易所根据每个股东股票账户中的持股量，按照_自动增加相应的股数并主动为其开立配股权证账户。A无

36、偿送股比例B有偿送股比例C有效送股比例D约定送股比例4、某种债券年息为10%，按复利计算，期限5年，某投资者在债券发行一年后以1050元的市价买入，则此项投资的终值为_A1610.51元B1514.1元C1464.1元D1450元5、证券投资基金法规定，下列事项可以不通过召开基金持有人大会审议决定的是_。A更换高级管理人员B转换基金运作方式C提高基金管理人、基金托管人的报酬标准D基金扩募或者延长基金合同期限6、下列各项中，属于基金临时信息披露的是_。A基金份额发售公告B基金份额上市交易公告书C基金份额净值公告D澄清公告7、下列关于无记名股票阐述，不正确的是_。A无记名股票转让相对简便B无记名股

37、票安全性较差C无记名股票认购股票时可以分次缴纳出资D无记名股票认购股票时要求一次缴纳出资8、下列不属于经常项目的是_。A贸易收支B劳务收支C单方面转移D资本流动9、_具有强制性、无偿性和固定性的特征，它既是筹集财政收入的主要工具，又是调节宏观经济的重要手段。A国债B税收C财政补贴D转移支付10、下列不属于证券中介机构的是_。A会计师事务所B律师事务所C证券业协会D证券信用评级机构11、欧洲债券票面所使用的最主要的货币是（）。A美元B欧元C特别提款权D英镑12、_依法对证券公司的设立申请进行审查，决定是否批准设立。A中国人民银行B财政部C中国银监会D中国证监会13、基金运营部的工作职责包括基金清

38、算和基金会计两部分，以下属于基金会计工作内容的是_。A开立投资者基金账户B完成基金份额清算C按日计提基金管理费和托管费D设立并管理资金清算相关账户14、以下说法正确的是（）。A封闭式基金的交易不是在基金投资人之间进行B封闭式基金的交易只能在基金投资人之间进行C开放式基金投资人向交易所申购或赎回基金单位D开放式基金投资人向托管人中购或赎回基金单位15、目前道琼斯股价指数是采用_。A简单算术平均法B加权股价平均法C修正平均股价法D加权股价指数法16、采用_发行外资股的发行人，需要准备信息备忘录，它是发行人向特定的投资者发售股份的募股要约文件，仅供要约人认股之用，在法律上不视为招股章程，亦无须履行招

39、股书注册手续。A发起方式B公募方式C私募方式D配售方式17、优先股票是一种特殊股票，优先股票对股份公司和投资者的意义有_。A对股份公司而言，发行优先股票的作用在于可以筹集长期稳定的公司股本，又因其股息率固定，可以减轻利润的分派负担B优先股股东无表决权，这样可以避免公司经营决策权的改变和分散C对投资者而言，由于优先股票的股息收益稳定可靠，而且在财产清偿时也先于普通股股东，因而风险相对较小D在公司经营有方盈利丰厚的情况下，优先股票的股息收益可能会大大高于普通股票18、政府债券的特征不包括（）。A流通性弱B安全性高C收益稳定D免税待遇19、在基金合同生效的_在指定报刊和管理入网站上登载基金合同生效公

40、告。A当日B第三日C第四日D次日20、在行业分析中，计算机行业属于_A增长型行业B周期性行业C防御型行业D不确定21、中国证监会自受理股票发行申请文件到作出决定的期限为_。A30日B40个工作日C60日D3个月22、发布对具体股票作出明确估值和投资评级的证券研究报告时，公司持有该股票达到相关上市公司已发行股份_以上的，应当在证券研究报告中向客户披露本公司持有该股票的情况，并且在证券研究报告发布日及第二个交易日，不得进行与证券研究报告观点相反的交易。A1%B2%C3%D5%23、道氏理论认为，_最为重要。A开盘价B收盘价C全天最高价D全天最低价24、股东大会是股份公司的_。A法人代表B监督机构C

41、权力机构D决策执行机构25、国有资产折股时，折股比率不得低于_%。A25B35C55D6526、目前在我国尚不存在的基金是_。A交易型开放式指数基金B基金中的基金C系列基金D上市开放式基金二、多项选择题（共26题，每题的备选项中，有 2 个或 2 个以上符合题意，至少有1 个错项。）1、关于资产证券化的作用，下列表述正确的有_。A改变发起人的资产结构B将流动性较低的资产转化为具有较高流动性的可交易证券C加快发起人资金周转D提高了基础资产的流动性2、一般情况下，下列关于基金管理费的说法，不正确的是_。A基金管理费是指基金管理人管理基金资产而向基金收取的费用B基金规模越大，基金管理费率越高C基金风

42、险程度越高，基金管理费率越高D我国债券基金的管理费率一般低于股票基金3、证券公司或其分支机构在融资融券业务试点中违反规定的，由证监会派出机构予以制止，责令限期改正；拒不改正或者情节严重的，由证监会视具体情形，依法采取_等监管措施。A警示B公开警示C记过D责令处分有关责任人员4、在采用新股上网竞价发行的情形下，当累计有效申报数量未达到新股实际发行数量时，则所有申报（）。A按各自申报价成交B按发行底价成交C按平均申报价成交D按最低申报价成交5、证券公司经营_，注册资本最低限额为人民币5000万元。A证券经纪B证券投资咨询C与证券交易以及投资咨询活动有关的财务顾问业务D证券资产管理6、积极型组合管理

43、策略的目的是_。A超越市场B获得市场平均收益C减少交易成本D降低投资风险7、资产评估报告书的撰写应当遵循_的原则。A公开、公平、公正B客观、公正、实事求是C严谨、公正、实事求是D公开、高效、经济8、2006年以来，我国资产证券化业务的特点有_。A机构投资者范围增加B投资主体为个人投资者C发行规模大幅增长D二级市场交易尚不活跃9、在证券回购交易中，融资方应确保在登记结算机构保留存放的标准券的数量（）融入资金量。A大于 B小于 C等于 D无关10、上市股东大会可审议批准为资产负债率超过_的担保对象提供的担保。A30%B50%C70%D10%11、基础资产价格与期权价格

44、的关系是_。A基础资产价格的波动性越大，期权价格越高B基础资产价格的波动性越大，期权价格越低C基础资产价格与期权价格无明显关系D基础资产价格与期权价格取决于汇率水平12、按照现行规定，下列哪些不是我国混合资本债券所具有的基本特征_A当发行人清算时，混合资本债券本金和利息的清偿顺序列于一般债务和次级债务之前B当发行人清算时，混合资本债券本金和利息的清偿顺序先于股权资本C混合资本债券到期时，如果发行人无力支付清偿顺序在该债券之前的债务，或支付该债券将导致无力支付清偿顺序在混合资本债券之前的债务，发行人可以延期支付该债券的本金和利息D期限在10年以上，发行之日起5年内不得赎回13、下列关于保本基金的

45、说法中，正确的有_。A保本基金一般都有保本期B保本基金在本质上属于混合基金C“保本”的性质限制了基金收益的上升空间D保本型基金无法回避通货膨胀风险14、上市公司申请可转换公司债券在证券交易所上市，应当符合_。A可转换公司债券的期限为1年以上B可转换公司债券的期限为2年以上C可转换公司债券实际发行额不少于人民币5000万元D最近1期末经审计的净资产不低于人民币15亿元15、证券的发行方式有_。A上网发行B定向发行C招标发行D承购包销16、股东大会就发行证券事项做出决议，必须经出席会议的股东所持表决权的（）以上通过。A1/3B1/2C2/3D3/417、下列关于网上定价发行认购成功者的确认方式的说

46、法中，正确的是_。A按抽签决定认购成功者B幻灯片61第二章 大规模可编程逻辑器件2 逻辑阵列块(LAB18、下面给出关于清算的四种解释，其中错误的是_。A幻灯片63第二章 大规模可编程逻辑器件 3 逻辑单元(LELE 企业与企业往来中应收或应付差额的轧计及资金汇划 D 银行同业往来中应收或应付差额的轧计及资金汇划幻灯片64DATA1DATA2DATA3DATA4到LAB 的局部互连LABCTR L1LABCTR L2LABCTR L3LABCTR L4_幻灯片654 快速通道互连在FLEX10K 的结构中，快速通道互连提供LE 和I/O引脚的连接，它是一系列贯穿整个器件的水平或垂直布线通道。这

47、个全局布线结构即使在复杂的设计中也可预知性能。而在FPGA 中的分段布线却需要开关矩阵连接一系列变化的布线路径，这就增加了逻辑资源之间的延时并降低了性能。快速互连通道由跨越整个器件的行、列互连通道构成。LAB 的每一行由一个专用行连线带传递。行互连能够驱动I/O引脚，馈给器件中的其他LAB 。列连线带连接行与行之间的信号，并驱动I/O引脚。自营投资时间管理20、基金资产估值需要考虑的因素有（）。A5 I/O单元(IOE一个I/O单元(IOE包含一个双向的I/O缓冲器和一个寄存器。寄存器可作输入寄存器使用，这是一种需要快速建立时间的外部数据的输入寄存器。IOE 的寄存器也可当作需要快速“时钟到输

48、出”性能的数据输出寄存器使用。在有些场合，用LE 寄存器作为输入寄存器会比用IOE 寄存器产生更快的建立时间。IOE 可用作输入、输出或双向引脚。MAX+plus编译器利用可编程的反相选项，在需要时可以自动将来自行、列连线带的信号反相。图2.16表示了FLEX10K 的I/O单元(IOE。 幻灯片68第二章 大规模可编程逻辑器件 幻灯片69第二章 大规模可编程逻辑器件 FLEX8000系列器件FLEX8000系列器件是高密度阵列嵌入式可编程逻辑器件系列，采用 0.5 m CMOS SRAM 工艺制造；具有在系统可配置特性；在所有I/O 端口中有输入/输出寄存器；3.3 V 或5.0 V 工作模

49、式；由Altera 公司的MAX+plus开发系统提供软件支持，可在PC 机或工作站上运行。 幻灯片70 第二章 大规模可编程逻辑器件FLEX8000系列的结构包含一个大规模的紧凑型逻辑单元积木块矩阵。每个逻辑单元(LELogic Element 含有一个4输入查找表(LUTLook Up Table 和一个可编程寄存器。前者提供实现组合逻辑功能，后者具有时序逻辑能力。LE 的这种细区组结构可高效地实现逻辑功能。8个LE 组合成一个逻辑阵列块(LABLogic Array Block。每个LAB 是一种独立结构，带有公用输入、互连和控制信号。LAB 的这种大区组结构为器件提供高性能和易布线等特征。 幻灯片71第二章 大规模可编程逻辑器件 FLEX8000系列器件的结构如图所示。LAB 按行、列排序，构成逻辑阵列。每个LAB 由8个LE 组成，为行、列两端的输入/输出单元 (IOEI/O Elements提供I/O端口。每个IOE 包含一个双向I/O缓冲器和一个可用作输入/输出寄存的触发器。在FLEX8000器件内以及送到和来自器件引脚的信号互连，由快速通道互连(Fast Track Interconnect来实现。快速通道互连是一系列连续的通路，它们贯穿整个器件的长和宽。IOE 位于每行(水平 和每列(垂直 快速通道互连路径