《数字逻辑与电路》复习题及答案

1、数字逻辑与电路复习题第一章 数字逻辑基础（数制与编码）一、选择题1 .以下代码中为无权码的为CD 。A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2 .以下代码中为恒权码的为AB 。A.8421BCD码B. 5421BCD码C.余三码D.格雷码3 . 一位十六进制数可以用C 位二进制数来表示。A. 1B. 2C. 4D. 164 .十进制数25用8421BCD码表示为 B 。A. 10 101 B. 0010 0101 C. 100101 D. 101015 .在一个8位的存储单元中，能够存储的最大无符号整数是CD 。A. （256） 10 B. （127） 10 C. （F

2、F） 16 D. （255） 106 .与十进制数（53.5） 10等值的数或代码为ABCD 。A. （0101 0011.0101）8421BCD B.（35.8）16 C.（110101.1）2D.（65.4）87 .与八进制数（47. 3） 8等值的数为： AB 0A.（100111.011）2B.（27.6）16C.（27.3 ）16 D. （100111.11）28 . 常用的BCD码有 CD 。二、判断题（正确打，错误的打X）1 .方波的占空比为0. 5。（，）2 . 8421 码 1001 比 0001 大。（X ）3 .数字电路中用“1”和“0”分别表示两种状态，二者无大小之分

3、。（V ）4 .格雷码具有任何相邻码只有一位码元不同的特性。（ V ）5 .八进制数（17） 8比十进制数（17） 10小。（ V ）6 .当传送十进制数5时，在8421奇校验码的校验位上值应为1。（，）7 .十进制数（9） 10比十六进制数（9） 16小。（X ）8 .当8421奇校验码在传送十进制数（8） 10时，在校验位上出现了 1时，表明在传送过 程中出现了错误。（V ）三、填空题1. 数字信号的特点是在时间 上和 幅值 上都是断续变化的、具高电平和低电平常用 J 和0来表示。2. 分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电M。3. 在数字电路中，常用的计数制除十进制外，还

4、有 二进制 、八进制 、 六进制 。4. 常用的 BCD 码有 8421BCD 码 、2421BCD 码 、5421BCD 码 、 余三码 等。常用的可靠性代码有格雷码、 奇偶校验码 。5. (1011001。1011) 2= (262.54)8= ( B2.B)166. (35. 4)8 = (11101.1) 2 = ( 29.5)10= ( 1D.8)16=( 00101001.0101)8421BCD7. (39.75)10= (J = (_)8 = (27.C)168. (5E. C)16= (1011110.11) 2=()8=(_)10=(1001 0100.01110101_)

5、8421BCD9. ( 0111 1000)8421BCD = (1001110) 2=( 116)8= ( 78)10=(4E )16四、思考题1 .在数字系统中为什么要采用二进制？ 因为数字信号有在时间和幅值上离散的特点，它正好可以用二进制的1和0来表示两种不同的状态。2 .格雷码的特点是什么？为什么说它是可靠性代码？格雷码的任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码。这个特性使它在形成和传输过程中可能引起的错误较少，因此称之为可靠性代码。3 . 奇偶校验码的特点是什么？为什么说它是可靠性代码？奇偶校验码可校验二进制信息在传送过程中1的个数为奇数还是偶数，从而发现可能

6、出现的错误。第一章数字逻辑基础(函数与化简)一、选择题1.以下表达式中符合逻辑运算法则的是D。2.3.4.A. C C=C2B. 1+1 =10C. 01D. A+1= 1逻辑变量的取值1和0可以表示:ABCDA.开关的闭合、断开 B.电位的高、低 C.真与假当逻辑函数有n个变量时，共有 D 个变量取值组合?D.电流的有、无A. nB. 2nC. n2D.逻辑函数的表示方法中具有唯一性的是A .真值表B.表达式AD 。C.逻辑图D.卡诺图5. F = AB+BD+CDE+aD = ACA. AB D6.逻辑函数F=aB.A. B(A B)B. A(A B)D= AC. (AC.D)(B D)D

7、. (A D)(BD.D)7.求一个逻辑函数F的对偶式，可将”.换成“+；“+”换成F中的 ACD力B.C.D.E.原变量换成反变变量不变常数中”（T换成常数不变1”,反变量换成原变量1”换成0”8. A+BC = C QA、 A+BB、C、(A+B) (A+C)D、B+ C9.在何种输入情况下与非”运算的结果是逻辑0A .全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1BCD10.在何种输入情况下，或非”运算的结果是逻辑0。A.全部输入是0B.全部输入是1 C.任一输入为0,其他输入为1 D.任一输入为1判断题（正确打1 .逻辑变量的取值，1比0大。（X）。2 .异或函数与同或函

8、数在逻辑上互为反函数。（，）。3 .若两个函数具有相同的真值表，则两个逻辑函数必然相等。（,）。4 .因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（乂 ）5 .若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（，）6 .若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（X）7 .逻辑函数两次求反则还原，两次作对偶式变换也还原为它本身。（V ）8 .逻辑函数Y=A B+AB+BC+BC已是最简与或表达式。（X）9 .因为逻辑表达式 A B + AB +AB=A+B+AB 成立，所以 Ab + aB= A+B成立。（X ）10 .对逻辑函数 Y=A B +入B+B C

9、+BC利用代入规则，令 A=BC 代入，得 Y=BCB+BCB+BC+BC = BC+BC成立。（X ）三、填空题1 .逻辑代数又称为 布尔 代数。最基本的逻辑关系有 与 、 或 、 非 三 种。常用的导出逻辑运算为与非 、 或非 、 与或非 、 同或 、异或 。2 .逻辑函数的常用表示方法有逻辑表达式、 真值表 、 逻辑图 。3 .逻辑代数中与普通代数相似的定律有交换律 、 分配律 、 结合建。摩根定律又称为反演定律。反演规则4 .逻辑代数的三个重要规则是代入规则、对偶规则、5 .逻辑函数F=A+B+CD的反函数八万C+方).06 .逻辑函数F=A (B+C) 1的对偶函数是。7 . 选加项

10、公式 AB+ A C+BC=AB+ A C 的 A+B)( A-t-O c B+C) = RonB. Roff off Ri Roff二、判断题（正确打M错误的打凶1. TTL与非门的多余输入端可以接高电平 Vcc。（ V ）2. 当TTL与非门的输入端悬空时相当于输入为逻辑1。（，）3. 普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ V）4. 两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（，）5. CMOS或非门与TTL或非门的逻辑功能完全相同。（V）6. 三态门的三种状态分别为：高电平、低电平、不高不低的电压。（X ）7. TTL集电极开路门输出为1时

11、由外接电源和电阻提供输出电流。（，）8. 一般TTL门电路的输出端可以直接相连，实现线与。（ X ）9. CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。（V ）10. TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。 （V ）三、填空题1. 集电极开路门的英文缩写为OC 门.工作时必须外加电源 和 负载 。2. OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。3. TTL与非门电压传输特性曲线分为饱和区、转折 区、线性 区、3止区。第三章组合逻辑电路、选择题1 .下列表达式中不存在竞争冒险的有CD 0A.Y=B+AB B.Y=AB + BC C

12、.Y =AB C+AB D. Y = （A + B）A D2 .若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位3 . 一个16选1的数据选择器，其地址输入（选择控制输入）端有 C 个4 .下列各函数等式中无冒险现象的函数式有D 。A. F = BC + AC + ABB. F = AC+ BC + ABC. F = AC+ BC + AB +ABD. F = BC + AC + AB+ BC + AB + ACE. F = BC + AC + AB + AB5 .函数F =AC + AB + BC,当变量的取值为 ACD 时，将出现冒险现象。A. B=C=1 B. B=C =

13、0C.A=1 , C = 0 D. A=0, B = 06 .四选一数据选择器的数据输出 Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= A 。A. A1AOX0 + Ai A0X1 +A1A0X2 + Ai A0X3B. Ai A0X0 C. A1A0X1 D. A1A0X37 . 一个8选一数据选择器的数据输入端有 _E一个。8 .在下列逻辑电路中，不是组合逻辑电路的有D 。9 .八路数据分配器，其地址输入端有C 个。10 .组合逻辑电路消除竞争冒险的方法有 3B。二、判断题（正确打M错误的打凶1 .优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（X ）2 .编码与译码

14、是互逆的过程。（ V）3 .二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（V ）4 .半导体数码（LED）显示器的工作电流大，每笔划约 10mA左右，因此，需要考虑电 流驱动能力问题。（V）5 .共阴接法LED数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（V）6 .数据选择器和数据分配器的功能正好相反，互为逆过程7 .用数据选择器可实现时序逻辑电路。（x ）8 .组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（x ）三、填空题1 . LED数码显示器的内部接法有两种形式：共阴接法和共 阳 接法。2 .对于共阳接法的LED数码显示器，应采用 低电平电接驱

15、动的七段显示译码器。3 .消除竞争冒险的方法有修改逻辑设计、接入滤波电容、 加选通脉冲 等。第四章时序逻辑电路（触发器）一、选择题1 . N个触发器可以构成能寄存B位二进制数码的寄存器。N2 . 一个触发器可记录一位二进制代码，它有 C个稳态。3 .存储8位二进制信息要 D 个触发器。4 .对于T触发器，若原态Qn=0,欲使新态Qn+1=1,应使输入丁二 B D 。A. 0B. 1C. QD. Q5 .对于T触发器，若原态Qn=1,欲使新态Qn+1=1,应使输 入丁= AD 。A. 0B. 1C. QD. Q6 .对于D触发器，欲使Qn+1=Qn,应使输入D= C 。A. 0B. 1C. QD

16、. Q7 .对于JK触发器，若J=K,则可完成C触发器的逻辑功能。8 .欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端 一ABDE。A. J = K= 0B. J = Q,K=QC. J=Q,K=QD. J=Q,K=0E. J=0,K=Q9 .欲使JK触发器按Qn+1 = Qn工作，可使JK触发器的输入端ACDE 。A. J = K= 1B. J = Q,K=QC.J=Q,K=QD. J=Q,K = 1E. J=1,K=Q10 .欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端 BCD。A. J = K= 1B. J = Q,K=Q C. J=Q,K= 1 D. J= 0,

17、K= 1 E. J= K= 111 .欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端 BCE-。A. J = K= 1B.J = 1,K=0 C. J=K= Q D. J= K= 0 E.J=Q,K=012 .欲使D触发器按Qn+1 = Qn工作，应使输入D= D 。A. 0B. 1C. QD. Q13 .下列触发器中，没有约束条件的是 D oA.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器14 .描述触发器的逻辑功能的方法有ABCD 0A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图15 .为实现将JK触发器转换为D触发器，应使 A

18、。A. J=D,K=D B. K = D,J=D C. J=K=D D. J=K=D二、判断题（正确打M错误的打凶1 . D触发器的特性方程为Qn+1=D,与Qn无关，所以它没有记忆功能。（X ）2 . RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（V ）3 .主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（V ）4 .若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。（X）5 .由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定（X）。6 .对边沿JK触发器，在CP为高电平期间，当J=

19、K=1时，状态会翻转一次。（X）三、填空题1 .触发器有2_个稳态，存储8位二进制信息要 8 勺触发器。_2 . 一个基本RS触发器在正常工作时，它的约束条件是 R + S=1,则它不允许输入S = 0 且R= 0 的信号。3 .触发器有两个互补的输出端 Q、Q ,定义触发器的1状态为Q=1、Q=0, 0状态为Q=0、Q=1,可见触发器的状态指的是Q 端的状态。4 . 一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件 是 RS=0 。第四章 时序逻辑电路（分析与设计）一、选择题1 .同步计数器和异步计数器比较，同步计数器的显著优点是一。A.工作速度高B.触发器利用率

20、高C.电路简单D.不受时钟CP控制。2 .把一个五进制计数器与一个四进制计数器串联可得到一进制计数器。3 .下列逻辑电路中为时序逻辑电路的是C 。4 . N个触发器可以构成最大计数长度（进制数）为 D 的计数器。 2N5 . N个触发器可以构成能寄存B位二进制数码的寄存器。N6 .五个D触发器构成环形计数器，其计数长度为A 。7 .同步时序电路和异步时序电路比较，具差异在于后者B 。8 . 一位8421BCD码计数器至少需要B 个触发器。9 .欲设计0, 1, 2, 3, 4, 5, 6, 7这几个数的计数器，如果设计合理，采用同步二进 制计数器，最少应使用 B级触发器。10 . 8位移位寄存

21、器，串行输入时经D 个脉冲后、8位数码全部移入寄存器中。11 .用二进制异步计数器从0做加法，计到十进制数178,则最少需要D 个触发12 .某移位寄存器的时钟脉冲频率为 100KHZ,欲将存放在该寄存器中的数左移 8位, 完成该操作需要B 时间。13 .若用JK触发器来实现特性方程为Qn+1 = AQn +AB,则JK端的方程为 A B 。 A.J=AB, K= a+b B.J=AB, K= AB C.j=a+b , K=AB D.J=AB , K=AB14 .若要设计一个脉冲序列为1101001110的序列脉冲发生器，应诜用 C 个触发 器。二、判断题（正确打M错误的打凶1 .同步时序电路

22、由组合电路和存储器两部分组成。（V）2 .组合电路不含有记忆功能的器件。（V ）3 .时序电路不含有记忆功能的器件。（X ）4 .同步时序电路具有统一的时钟 CP控制。（V ）5 .异步时序电路的各级触发器类型不同。（X ）6 .环形计数器在每个时钟脉冲 CP作用时，仅有一位触发器发生状态更新。（X ）7 .环形计数器如果不作自启动修改，则总有孤立状态存在。（V ）8 .计数器的模是指构成计数器的触发器的个数。（X）9 .计数器的模是指对输入的计数脉冲的个数。（X）10 . D触发器的特征方程Qn + 1 = D,而与Qn无关，所以，D触发器不是时 序电路。（X ）11 .在同步时序电路的设计

23、中，若最简状态表中的状态数为2N,而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（ V）12 .把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（X ）13 .同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（X ）14 .利用反馈3零法获得N进制计数器时，若为异步置零方式，则状态 Sn只是短暂 的过渡状态，不能稳定而是立刻变为 0状态。（，）三、填空题15 寄存器按照功能不同可分为两类：移位 寄存器和 数码 寄存器。16 数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。17 由四位移位寄存器构成的顺序脉冲

24、发生器可产生4 个顺序脉冲。18 时序逻辑电路按照其触发器是否有统一的时钟控制分为同步 时序电路和 异步时序电路。第五章半导体存储器一、选择题1. 一个容量为1K X 8的存储器有B D个存储单元。A. 8 B. 8K C. 8000 D. 81922 .要构成容量为 4KX 8的RAM ,需要0_片容量为256X 4的RAM 。A. 2B. 4C. 8D. 323 .寻址容量为16Kx8的RAM需要 C根地址线。A. 4 B. 8C. 14 D. 16 E. 16K4 .若RAM的地址码有8位，行、列地址译码器的输入端都为 4个，则它们的输出线 （即字线+位线）共有 C 条。A. 8 B.

25、16 C. 32D. 2565 .某存储器具有8根地址线和8根双向数据线，则该存储器的容量为C 0A. 8X3 B. 8K X 8 C. 256X8 D. 256X2566 .采用对称双地址结构寻址的1024X 1的存储矩阵有C 。A. 10 行 10 列 B. 5 行 5 列 C. 32 行 32 列 D. 1024 行 1024 列7 .随机存取存储器具有A 功能。A.读/写B.无读/写C.只读D.只写8 .欲将容量为128X1的RAM扩展为1024X 8,则需要控制各片选端的辅助译码器的 输出端数为D 。A. 1 B. 2C. 3D. 89 .欲将容量为256X 1的RAM扩展为1024

26、X 8,则需要控制各片选端的辅助译码器的 输入端数为 B 0A.4B.2C.3D.810 .只读存储器ROM在运行时具有A 功能。A.读/无写B.无读/写C.读/写D.无读/无写11 .只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容D QA.全部改变B.全部为0C.不可预料D.保持不变12 .随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容CA.全部改变B.全部为1C.不确定D.保持不变13 . 一个容量为512X1的静态RAM具有 A 。A.地址线9根，数据线1根 B.地址线1根，数据线9根C.地址线512根，数据线9根 D.地址线9根，数据线512根14 .用

27、若干RAM实现位扩展时，其方法是将 一相应地并联在一起。A.地址线B.数据线C.片选信号线D.读/写线15 . PROM的与阵列（地址译码器）是 B 。A.全译码可编程阵列B.全译码不可编程阵列C.非全译码可编程阵列D.非全译码不可编程阵列二、判断题（正确打，错误的打X）1 .实际中，常以字数和位数的乘积表示存储容量。（V）2 . RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。（V ）3 .动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（V ）4 .用2片容量为16Kx 8的RAM构成容量为32Kx 8的RAM是位扩展。（ X ）5 .所有的半导体存储器在运行时

28、都具有读和写的功能。（X ）6 . ROM和RAM中存入的信息在电源断掉后都不会丢失。（X ）7 . RAM中的信息，当电源断掉后又接通，则原存的信息不会改变。（X ）8 .存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。（V ）9 . PROM的或阵列（存储矩阵）是可编程阵列。（，）10 . ROM的每个与项（地址译码器的输出）都一定是最小项。（ V ）第七章AD-DA 习题一、选择题1 . 一个无符号8位数字量输入的DAC其分辨率为 D 位。A. 1B. 3C. 4D. 82 . 一个无符号10位数字输入的DAC,其输出电平的级数为 C D 0A. 4B.1 0C. 10

29、24D. 2103 . 一个无符号4位权电阻DAC,最低位处的电阻为40 KQ ,则最高位处 电阻为 B 。A. 4KQ B. 5KQC. 10KQD. 20KQ4 .4位倒T型电阻网络DAC的电阻网络的电阻取值有 B 种。A. 1B. 2C. 4D. 85 .为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模 拟信号的最高频率fImax的关系是 C 。A fs ? fImax B f sf Im axC f s 2 f Im ax D f s 2 f Im ax6 .将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量 的过程称为 A 0A.采样B.量化C.保持D.编码7

30、 .用二进制码表示指定离散电平的过程称为 D 。A.采样B.量化C.保持D.编码8 .将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过 程称为 B 0A.采样B.量化C.保持D.编码9 .若某ADC取量化单位 =1 VREF，并规定对于输入电压Ui ,在0& Ui 8158 Vref时，认为输入的模拟电压为0V,输出的二进制数为00 0 ,则弓Vref 6ui _ Vref时，输出的二进制数为 B 。 OA. 001B. 101C. 11 0D. 11 110.以下四种转换器， A 是A/D转换器且转换速度最高。A.并联比较型 B.逐次逼近型 C.双积分型 D.施密特触发器二、判断

31、题（正确打，错误的打X）1. 权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（X ）2. D/A转换器的最大输出电压的绝对值可达到基准电压VREF （X ）3. D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（V ）4. D/A转换器的位数越多，转换精度越高。（V ）5. A/D转换器的二进制数的位数越多，量化单位越小。（V ）6. A/D转换过程中，必然会出现量化误差。（V ）7. A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到00（X ）8. 一个N位逐次逼近型A/D转换器完成一次转换要进行 N次比较，需要N+2个时钟脉冲。（V）

32、9 .双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（V ）10 .采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（V ） 11.12.时序逻辑电路一、选择题1.同步计数器和异步计数器比较，同步计数器的显著优点是。A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。3.下列逻辑电路中为时序逻辑电路的是。A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器4. N个触发器可以构成最大计数长度（进制数）为 的计数器。A. NB. 2NC. N2D. 2N5. N个触发器可以构成能寄存 位二进制数码的寄存器。A. N- 1B. NC. N+1D. 2N6 .7 .同步时序电路和异步时序电路比较，其差异在于后者。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8 . 一位8421 BCD码计数器至少需要 个触发器。A. 3B. 4C. 5D. 1 09 .欲设计0, 1, 2, 3, 4, 5, 6, 7这几个数的计数器，如果设计合理，采用同 步二进制计数器，最少应使用 色触发器。A. 2B. 3C. 4D. 810 . 8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。A. 1B. 2C. 4D.