微机原理与应用教学资料-第一、二章ppt课件

1、1第一章第一章 概概 述述 电气学院学习部资料库2本章知识点本章知识点 微型计算机的特点微型计算机的特点及分类及分类 微型计算机面向总微型计算机面向总线构造线构造微型计算机系统的三微型计算机系统的三层构造层构造电气学院学习部资料库3电子管计算机：电子管计算机：19461946年年晶体管计算机：晶体管计算机：19581958年年集成电路计算机：集成电路计算机：19651965年年大规模集成电路计算机：大规模集成电路计算机：19711971年年微电子技术在计算机技术中起根底支微电子技术在计算机技术中起根底支撑作用撑作用电气学院学习部资料库4根据体积、性能、价钱分为：根据体积、性能、价钱分为： 微型

2、计算机微型计算机 $200$20000；personal computer；workstation； portable computer小型计算机小型计算机 $100,000；公用性比较强，常；公用性比较强，常用于分布式数据处置用于分布式数据处置中型计算机中型计算机 $500,000$5,000,000；体积；体积约为汽车大小，用于特大型或超大型约为汽车大小，用于特大型或超大型数据库处置数据库处置巨型计算机巨型计算机Super-computer $5,000,000$20million，体积，体积房间大小，特殊用途：房间大小，特殊用途： 全球天气预告、卫星发射等全球天气预告、卫星发射等系统构造

3、和任务原理都一样，包含：系统构造和任务原理都一样，包含：CPU、Memory、I/O三构造三构造 巨型计算机巨型计算机多个微处置器并行运转多个微处置器并行运转电气学院学习部资料库5特点：体积小、分量轻、可靠性高、构造灵敏、运用面广特点：体积小、分量轻、可靠性高、构造灵敏、运用面广 由由micro-processormicro-processorCPUCPU决议性能决议性能1 1、微型机以、微型机以micro-processormicro-processor处置的处置的 字长作为分类规范字长作为分类规范2 2、micro-processormicro-processor的种类：的种类：4 4、8

4、 8、 16 16、3232、6464位位位数越多，其指令功能越强，处置的速度位数越多，其指令功能越强，处置的速度越快越快电气学院学习部资料库6微处置器的开展微处置器的开展v第一代微处置器第一代微处置器 4位和位和8位位v第二代微处置器第二代微处置器 8位位v第三代微处置器第三代微处置器 16位位v第四代微处置器第四代微处置器 32位位v80386v80486v第五代微处置器第五代微处置器 64位位vPentiumvPentium ProvPentium 2vPentium 3vPentium 4电气学院学习部资料库7四、微处置器、微型计算机、微型计算机系统1、微处置器、微处置器micro-p

5、rocessor or CPU：运算、控制功能；是微型计算机的中心运算、控制功能；是微型计算机的中心ALU：算术逻辑运算部件：算术逻辑运算部件累加器和存放器组：保管参与运算数据及中间结果、存放累加器和存放器组：保管参与运算数据及中间结果、存放地址掉电那么无地址掉电那么无指令指针存放器指令指针存放器IP：指向要执行的下一条指令的偏移地：指向要执行的下一条指令的偏移地址址段存放器：给出存储单元的段地址段存放器：给出存储单元的段地址时序和控制部件：产生协调微机各部件间任务的信号时序和控制部件：产生协调微机各部件间任务的信号内部总线：用于内部总线：用于CPU内部各部件信号传送内部各部件信号传送电气学院

6、学习部资料库82、微型计算机、微型计算机CPU：Central Processing Unit中央处置单元中央处置单元 Memory：用于存储微型计算机程序和计算用数据：用于存储微型计算机程序和计算用数据 I/O Interface：衔接外部设备与微型计算机：衔接外部设备与微型计算机 System Bus：用于计算机各部件间传送数据：用于计算机各部件间传送数据阐明：阐明： 、总线：一组受逻辑控制，用于计算机各部件之间传、总线：一组受逻辑控制，用于计算机各部件之间传送信号的公共信号线；信号线条数称为总线宽度送信号的公共信号线；信号线条数称为总线宽度 、微型计算机采用面向总线的构造，变微机各部件间

7、、微型计算机采用面向总线的构造，变微机各部件间的一一对应为各部件对总线的多对一对应，大大提高的一一对应为各部件对总线的多对一对应，大大提高了微机可扩展才干了微机可扩展才干 电气学院学习部资料库9总线分类按传送信息分：AB地址总线：Address Bus ；20位以8086为例单向：只能由CPU Memory、I/O Interface ；DB数据总线：Data Bus 双向、16位CB控制总线：Control Bus ；双向、8位电气学院学习部资料库103、微型计算机系统：微型计算机、微型计算机系统：微型计算机+I/O设备设备+软件软件系统、运用软件系统、运用软件 图图1-3五、单片机：五、单

8、片机： CPU + ROMRAM+ I/O Interface 集成集成于一硅片上，构成控制系统于一硅片上，构成控制系统 单板机：单板机： CPU + Memory + I/O Interface + I/O设备，设备， 装配在一块印刷板上装配在一块印刷板上六、微型计算机运用自学六、微型计算机运用自学电气学院学习部资料库11v计算机数据格式自学计算机数据格式自学v数制数制v 二进制二进制B，十进制，十进制D，十六进制，十六进制Hv计算机数据格式计算机数据格式v 补码，补码，BCD(紧缩型，非紧缩型，紧缩型，非紧缩型，ASCIIv数据类型数据类型v 字节字节Byte，字，字word，双字，双字D

9、ouble word电气学院学习部资料库12第二章第二章 8086微处置器微处置器 电气学院学习部资料库131 1、80868086编程构造存储器编程构造存储器M M物理地址的构物理地址的构成，成，EUEU中存放器中存放器R R组组2 2、80868086最小任务方式最小任务方式3 3、80868086系统复位、总线操作系统复位、总线操作 电气学院学习部资料库142 21 80861 8086的编程构造的编程构造一、一、8086的编程构造的编程构造 由于微机采用面向总线构造，所以从功能块由于微机采用面向总线构造，所以从功能块的角度的角度8086可分为：可分为： 执行部件执行部件EU：Execu

10、tion Unit 总线接口部件总线接口部件BIU：Bus Interface Unit电气学院学习部资料库15图图2.1寄存器阵列寄存器阵列ALU及暂存及暂存器器标志寄存器标志寄存器EU控制器控制器16位段寄存位段寄存器器16位指令指位指令指针寄存器针寄存器IP20位地址加位地址加法器法器总线控制电总线控制电路路6字节指令流字节指令流队列队列M MI/OI/O电气学院学习部资料库16阐明：阐明：1、在访问、在访问Memory、I/O Interface时，地址加法器时，地址加法器把把16位段位段基地址和基地址和16位偏移地址求和，产生物理地址位偏移地址求和，产生物理地址20位，经位，经总线控

11、制电路实现访问总线控制电路实现访问2、EU控制器担任从指令流队列获得指令，译码，并生成作用控制器担任从指令流队列获得指令，译码，并生成作用于于EU各部件的控制信号，译码同时修正各部件的控制信号，译码同时修正IP3、在控制信号作用下，、在控制信号作用下，ALU对从存放器阵列或者内存中获得对从存放器阵列或者内存中获得的数据进展运算，计算结果输出时，要先送到暂存器，并的数据进展运算，计算结果输出时，要先送到暂存器，并对标志存放器对标志存放器Flag Register产生影响产生影响4、取指令：送地址、取指令：送地址 访问内存访问内存 指令队列指令队列 取指令码取指令码 执行指令：取数据执行指令：取数

12、据 计算计算 送数据送数据电气学院学习部资料库17二、二、BIU的组成的组成4个个16位段存放器：用于存储段地址位段存放器：用于存储段地址 CS：Code Segment代码段，用代码段，用来存放当前正在运转的指令来存放当前正在运转的指令 DS：Data Segment数据段，用来数据段，用来存放当前运转程序所用的数据存放当前运转程序所用的数据 SS：Stack堆栈段，指出堆栈所在堆栈段，指出堆栈所在区域区域 ES：Extended附加段，由程序员附加段，由程序员决议用途决议用途 1个个16位指令指针存放器位指令指针存放器IP：用于指：用于指出程序的进程，指向存放下一条要出程序的进程，指向存放

13、下一条要执行的指令的偏移地址，用户普通执行的指令的偏移地址，用户普通不能对此修正不能对此修正电气学院学习部资料库18v1 1个个2020位地址加法器位地址加法器：用于构成：用于构成MemoryMemory、I/O I/O InterfaceInterface的物理地址的物理地址v6 6字节指令队列字节指令队列ISQISQInstruction Stream QueueInstruction Stream Queuev总线控制逻辑总线控制逻辑电气学院学习部资料库191 1、存储器的分段管理、存储器的分段管理、问题的提出：假设、问题的提出：假设CPUCPU要访问要访问MM、I/OI/O，首先需求，

14、首先需求CPUCPU计算出相应的地址，计算出相应的地址，由于由于AB=20AB=20根，其存储空间最大为根，其存储空间最大为220=1MB220=1MB，但，但CPUCPU内部一切的内部一切的R R都是都是1616位位R R，即其能给定的地址最大为，即其能给定的地址最大为216=64kB216=64kB处理方法：把处理方法：把MM分为几段，每段容量分为几段，每段容量最大为最大为64kB64kB，最小，最小16B16B，用，用2 2个个R R分别分别指出段基址及段内偏移地址指出段基址及段内偏移地址两个特征：两个特征： 64KB64KB 起始地址能被起始地址能被1616整除整除电气学院学习部资料库

15、20、逻辑地址、物理地址、逻辑地址、物理地址逻辑地址逻辑地址=段基址：偏移地址，程序设计时采段基址：偏移地址，程序设计时采用。用。 用于存储段地址的用于存储段地址的R：CS、DS、ES、SS 用于存储偏移地址的用于存储偏移地址的R：BX、BP、SP、SI、DI、IP物理地址：由地址加法器根据逻辑地址计算出物理地址：由地址加法器根据逻辑地址计算出的，直接指出内存位置，是的，直接指出内存位置，是CPU访问存储器访问存储器的实践寻址地址，编程者无须思索自动构的实践寻址地址，编程者无须思索自动构成，但扩展存储器时必需思索。成，但扩展存储器时必需思索。电气学院学习部资料库21、计算转换原那么：、计算转换

16、原那么： 物理地址物理地址=段地址段地址*16+偏移地址偏移地址 例：例：CS：IP=2000H：1000H 物理地址为物理地址为20000H+1000H=21000H CS：IP=21AFH：BCA4H 物理地址为物理地址为21AF0H+BCA4H=2D794H*一个逻辑段的偏移地址一定是从一个逻辑段的偏移地址一定是从0000H开场开场电气学院学习部资料库22地址生成器CS左移4位20位+地址加法器CS16位物理地址20位电气学院学习部资料库232 2、6 6字节指令队列缓冲器字节指令队列缓冲器ISQISQ作用：暂存未执行指令，使得作用：暂存未执行指令，使得EUEU与与BIUBIU可以非同可

17、以非同步任务，减少了步任务，减少了EUEU取指令等待时间，提高了取指令等待时间，提高了CPUCPU的利用率的利用率阐明：当指令队列空出阐明：当指令队列空出2 2个字节时，个字节时，BIUBIU自动经自动经过控制电路从过控制电路从M M中获得后续指令代码补充入中获得后续指令代码补充入ISQISQ；当执行跳转指令时，自动清空；当执行跳转指令时，自动清空ISQISQI1I2I3I4I5I6电气学院学习部资料库243 3、BIUBIU与与EUEU的动作协调的动作协调、协调的必要性：、协调的必要性：EUEU与与BIUBIU非同步任务非同步任务、如何协调：、如何协调： a a、EUEU从从BIUBIU的的

18、ISQISQ取指令执行，无须经过取指令执行，无须经过BIUBIU访问访问M M、I/OI/O b b、EUEU执行指令时，假设须从执行指令时，假设须从M M或或I/O I/O InterfaceInterface获得数据时，获得数据时，EUEU向向BIUBIU发出总发出总线恳求访问信号，进入总线周期，数据线恳求访问信号，进入总线周期，数据由由M M、I/O BIU EUI/O BIU EU电气学院学习部资料库25电气学院学习部资料库26三、EU的组成1、4个16位通用存放器： AX、BX、CX、DX 可进展16位或高8位、低8位的独立访问2、4个16位公用存放器： BP：Base Pointe

19、r 基址指针存放器 SP：Stack Pointer 堆栈指针存放器 SI：Source Indexed 源变址存放器 DI：Destination Indexed 目的变址存放器 以上8个存放器的用法、特殊用法，结合指令和寻址方式部分引见，最后以小结的方式给出电气学院学习部资料库273 3、1616位标志存放器位标志存放器FLAGSFLAGS独一能按位操作的存放器独一能按位操作的存放器只定义了其中只定义了其中9 9位，另外位，另外7 7位未定义不用位未定义不用6 6位形状标志：位形状标志：OFOF、SFSF、ZFZF、PFPF、CFCF、AFAF 标识标识ALUALU的计算结果，计算机根据计

20、算，的计算结果，计算机根据计算，结果自动设置结果自动设置3 3位控制标志：位控制标志：DFDF、IFIF、TFTF 人为预先设置人为预先设置1515141413131212111110109 98 87 76 65 54 43 32 21 10 0OFOFDFDFIFIFTFTFSFSFZFZFAFAFPFPFCFCF电气学院学习部资料库28、形状标志：、形状标志： OF OF：溢出标志位：溢出标志位 OF=1 OF=1，溢出，溢出 SF SF：符号标志位：符号标志位 SF=1 SF=1，负数，负数 ZF ZF：全零标志位：全零标志位 ZF=1 ZF=1，结果为，结果为0 0 CF CF：进位

21、标志位：进位标志位 CF=1 CF=1，最高位向前有进、借位，最高位向前有进、借位 AF AF：辅助进位标志位：辅助进位标志位 AF=1 AF=1，D3D3、D4D4之间有进、借位之间有进、借位 PF PF：奇偶校验标志位：奇偶校验标志位 PF=1 PF=1，低，低8 8位中位中“1“1的个数是偶数的个数是偶数、控制标志、控制标志 DF DF：方向标志位：方向标志位 DF=1 DF=1，地址减，地址减 IF IF：中断标志位：中断标志位 IF=1 IF=1，允许，允许CPUCPU呼应可屏蔽中断呼应可屏蔽中断 TF TF：单步标志位：单步标志位 TF=1 TF=1，CPUCPU每执行完一条指令，

22、自动每执行完一条指令，自动 产生一次内部中断产生一次内部中断1515141413131212111110109 98 87 76 65 54 43 32 21 10 0OFOFDFDFIFIFTFTFSFSFZFZFAFAFPFPFCFCF电气学院学习部资料库294、有符号计算补码及标志位的动作例1：20-30补=20补+-30补 =00010100B +11100010B=11110110B=-10补 那么：CF=0，PF=1，AF=0，ZF=0，SF=1，OF=0例2：-66-92补=-66补+-92补=10111110B + 10100100B 1011 1110B + 1010 010

23、0B 1,0110,0010B 那么：CF=1，AF=1，SF=0，PF=0，ZF=0，OF=1阐明：OF=1表示溢出, -66-92=-158-128电气学院学习部资料库30四、总线周期四、总线周期 1、时钟周期或、时钟周期或T形状形状 根本定时单元根本定时单元 t=1/f 其中其中f：CPU的任务主频的任务主频 例：例：f=5MHz,t=200ns 2、总线周期、总线周期 CPU完成一次访问完成一次访问M，I/O操作所需求的时钟操作所需求的时钟周期周期 当当CPU和和M、I/O之间有数据传输时，之间有数据传输时，CPU执执行总线周期，至少包括行总线周期，至少包括T1、T2、T3、T4四个四

24、个形状，有时候还包括形状，有时候还包括n个个Tw等待形状等待形状T3，T4之间之间 3、空闲周期、空闲周期Ti 假设假设CPU不访问不访问M、I/O，且，且ISQ不取指令，不取指令，总线相应为空闲形状；此时，总线相应为空闲形状；此时，CPU对总线进展对总线进展空操作，但空操作，但CPU内部操作依然进展，内部操作依然进展，EU在任务，在任务，即即BIU对对EU的等待的等待 4、指令周期、指令周期 执行一条指令所需求的时间，由几个时钟周执行一条指令所需求的时间，由几个时钟周期组成，参见附表期组成，参见附表A电气学院学习部资料库312.2 80862.2 8086引腿信号及任务方式引腿信号及任务方式

25、1616位微处置器所具有的特点：位微处置器所具有的特点：引脚功能复用引脚功能复用单总线、累加器单总线、累加器可控三态可控三态总线分时复用总线分时复用参见图参见图2.3 2.3 引腿编号规那么：上缺口、放人左手边、逆时针方引腿编号规那么：上缺口、放人左手边、逆时针方向向 留意：箭头方向代表输入、输出方向留意：箭头方向代表输入、输出方向 ，有单向、，有单向、双向之分双向之分电气学院学习部资料库32一、一、80868086任务方式任务方式 根据根据80868086芯片构成的系统中能否直接运芯片构成的系统中能否直接运用用80868086控制信号，分为两种任务方式：控制信号，分为两种任务方式： 最小方式

26、：单个微处置器，系统所需控制最小方式：单个微处置器，系统所需控制信号由信号由8086 CPU8086 CPU提供提供 最大方式：多个微处置器；系统所需控制最大方式：多个微处置器；系统所需控制信号由信号由82888288总线控制器提供总线控制器提供电气学院学习部资料库33二、二、80868086的引腿信号最小任务方式的引腿信号最小任务方式1 1、GNDGND、VCCVCC： 接地信号、任务电源信号接地信号、任务电源信号 VCCVCC接接+5V+5V2 2、AD15AD15 AD0 AD0： A/D A/D复用线，双向信号线复用线，双向信号线 分时运用分时运用T1:T1:低低1616位地址信号位地

27、址信号 A15 A15A0 A0 ； T2 T2T4T4：数据信号：数据信号D D有效有效3 3、A19/S6A19/S6A16/S3A16/S3：A/SA/S复用线，单向信号复用线，单向信号线线 分时运用分时运用T1T1：高：高4 4位地址信号位地址信号A19A19A16A16； T2 T2T4T4：形状信号：形状信号S) S) S6=0 S6=0，阐明，阐明80868086当前连在总线上当前连在总线上 S5=0 S5=0，阐明取，阐明取IFIF标志的形状标志的形状 S4 S4、S3S3的组合指示正在运用哪一个段存放的组合指示正在运用哪一个段存放器器( (参见表参见表2-32-3电气学院学习

28、部资料库344 4、CLKCLK： 时钟输入，由时钟输入，由82848284时钟发生器产生，是微机时钟发生器产生，是微机系统定时信号系统定时信号5 5、ALEALE： 地址锁存允许信号，高电平有效，做为地址锁存允许信号，高电平有效，做为82828282地址锁存器的输出选通讯号，用来确保锁存的是地地址锁存器的输出选通讯号，用来确保锁存的是地址信号，不能悬空址信号，不能悬空6 6、MN/MXMN/MX： 最小最小/ /最大任务方式选择信号最大任务方式选择信号 MN/MX =1 MN/MX =1，最小方式，最小方式 MN/MX =0 MN/MX =0，最大方式，最大方式7 7、 ：高：高8 8位数据

29、总线允许位数据总线允许/ /形状信号形状信号 分时运用分时运用(T1(T1： ，低电平有效；，低电平有效； T2 T2T4T4：S7)S7)8 8、NMINMI：不可屏蔽中断恳求信号，上升沿触发：不可屏蔽中断恳求信号，上升沿触发7BHE SBHE电气学院学习部资料库359、INTR：可屏蔽中断恳求信号， 电平触发或边沿触发,高电平有效 CPU在执行每条指令的最后一个时钟周期对INTR信号进展采样10、 ：中断呼应信号，输出信号,低电平有效 假设CPU允许中断，那么在T2、T3、Tw形状，CPU发出两个延续 负脉冲给外设11、 ：读信号，低电平有效，12、 ：写信号，低电平有效，由CPU T2T

30、4发出信号13、 ： =1，表示对存储器操作 =0，表示对I/O Interface操作RDM IOWRINTAINTA电气学院学习部资料库361414、READYREADY：“预备好预备好“信号，输入信号，输入, ,高电平有效。高电平有效。 作用：处理作用：处理CPUCPU与外设之间数据传送速度不匹配的问题，与外设之间数据传送速度不匹配的问题，CPUCPU在在T3T3形状对此采样，形状对此采样， =1 =1，表示外设预备好了，接着进入，表示外设预备好了，接着进入T4T4形状进展数据传送形状进展数据传送 =0 =0，表示外设未预备好，在，表示外设未预备好，在T3T3、T4T4之间插入之间插入n

31、 n个个TwTw，直到，直到READY=1READY=1，进入，进入T4T41515、 ：数据允许信号，输出：数据允许信号，输出, ,低电平有效低电平有效 作用：用做数据总线驱动器作用：用做数据总线驱动器82868286的选通讯号，目的是添加数的选通讯号，目的是添加数据总线驱动才干据总线驱动才干1616、 ：数据收发信号，输出：数据收发信号，输出 作用：用于控制作用：用于控制82868286数据传输方向，数据传输方向， =1 =1，CPUCPU发送数据，写操作发送数据，写操作 =0 =0，CPUCPU接纳数据，读操作接纳数据，读操作 DENDT R电气学院学习部资料库371717、HOLDHO

32、LD：总线坚持恳求信号，输入：总线坚持恳求信号，输入, ,高电平有效，高电平有效， 作用：假设作用：假设CPUCPU外的模块恳求运用总线，外的模块恳求运用总线，HOLDHOLD高电平高电平1818、HLDAHLDA：总线坚持呼应信号，输出：总线坚持呼应信号，输出, ,高电平有效高电平有效 作用：意味作用：意味CPUCPU允许让出总线，那么与总线衔接的一切允许让出总线，那么与总线衔接的一切CPUCPU引腿被置为高引腿被置为高阻高阻形状：绝缘。阻高阻形状：绝缘。1919、RESETRESET：复位信号，输入，高电平有效，：复位信号，输入，高电平有效，CPUCPU初始化初始化 2020、 ：测试信号

33、，输入：测试信号，输入 作用：与作用：与WAITWAIT指令配合运用，用于使指令配合运用，用于使CPUCPU与外部硬件同步与外部硬件同步 CPU CPU执行执行WAITWAIT指令，每隔指令，每隔5 5个时钟周期测试个时钟周期测试 ， =1 =1，CPUCPU等待等待 =0 =0，终了等待，终了等待，CPUCPU继续执行被暂停的指令继续执行被暂停的指令TESTTEST电气学院学习部资料库38三、存储器的分体构造三、存储器的分体构造 1. 偶地址存储体、奇地偶地址存储体、奇地址存储体址存储体 8086 CPU有有20根地址根地址线，可寻址线，可寻址1MB的内存的内存空间空间 A19 A18 A2

34、 A1 A0 219 218 22 21 20 A0=1，奇地址，奇地址 A0=0，偶地址，偶地址偶地址偶地址存储体存储体A0=0512k8位位奇地址奇地址存储体存储体A0=156H78H12H34HB电气学院学习部资料库392. D152. D15D0D0数据线的衔接数据线的衔接每一个内存单元一个地址中的内容是一个字节每一个内存单元一个地址中的内容是一个字节8 8位位例：例：00002H00002H=12H =12H 00005H00005H=78H=78H1616根数据线根数据线D15D15D0D0与奇、偶存储体的衔接为与奇、偶存储体的衔接为 D15 D15D8D8：衔接奇地址存储体：衔接

35、奇地址存储体 D7 D7D0D0： 衔接偶地址存储体衔接偶地址存储体电气学院学习部资料库403 3、偶地址、奇地址存储体的选择、配合、偶地址、奇地址存储体的选择、配合 A0=0 A0=0 选择访问偶地址存储体选择访问偶地址存储体或者说或者说A0=0A0=0作为偶地址存储体的选通讯号作为偶地址存储体的选通讯号 BHE =0 BHE =0选择访问奇地址存储体选择访问奇地址存储体或者说作为或者说作为BHE =0BHE =0作为奇地址存储体的选通讯号作为奇地址存储体的选通讯号 电气学院学习部资料库41 举例阐明：如下图存储器单元内容举例阐明：如下图存储器单元内容BHE A0操操 作作1 01 0从偶地

36、址单元读从偶地址单元读/ /写一个字节写一个字节 ( (从从D D7 7D D0 0读读/ /写写) ) 例：（例：（00002H00002H）=12H=12H0 10 1从奇地址单元读从奇地址单元读/ /写一个字节写一个字节 ( (从从D D1515D D8 8读读/ /写写) ) （00003H00003H）=34H=34H0 00 0从偶地址开始读从偶地址开始读/ /写一个字写一个字 ( (访问访问1 1次）次）（00002H00002H）=12H =12H （00003H00003H）=34H=34H 或表示为（或表示为（00002H00002H）=3412H=3412H1 11 1无

37、效无效0 10 11 01 0从奇地址开始读从奇地址开始读/ /写一个字写一个字 ( (访问访问2 2次）次）（00003H00003H）=34H =34H （00004H00004H）=56H=56H电气学院学习部资料库42* *阐明：一个字在存储体中按相邻的两个字节存放阐明：一个字在存储体中按相邻的两个字节存放，字单元的地址以低位地址表示，存入时以低位，字单元的地址以低位地址表示，存入时以低位字节在低地址，高位字节在高地址字节在低地址，高位字节在高地址电气学院学习部资料库43B H EA19-A1奇地址存储体奇地址存储体8/A0D7-D0A18-A0偶地址存储体偶地址存储体D7-D0D15

38、-D88/SELSELA18-A0D7-D0BHE电气学院学习部资料库44四、四、80868086最小任务方式的典型配置最小任务方式的典型配置 1 1、最小典型配置芯片引见、最小典型配置芯片引见、82828282地址锁存器地址锁存器 图图2-152-15功能：具有暂存信号地址才干，在功能：具有暂存信号地址才干，在信号传输过程中，将信号锁存，在信号传输过程中，将信号锁存，在需求运用信号时，在输入控制信号需求运用信号时，在输入控制信号作用下，将信号输出作用下，将信号输出 电气学院学习部资料库4582828282DI1DI2DI3DI4DI5DI6DI7DO1DO2DO3DO4DO5DO6DO7D

39、QDOCLKDI00STBOE构造：构造：8 8路输入路输入DI7DI7DI0DI08 8路输出路输出DO7DO7DO0DO01 1个个D D触发器触发器 + + 1 1个三态门个三态门/ /路路控制端：控制端：OE=0 OE=0 允许输出允许输出STB=1 STB=1 允许锁存允许锁存电气学院学习部资料库46vSTB为高电平期间，输出等于输入；为下降沿时，为高电平期间，输出等于输入；为下降沿时，输出锁存，输出与输入无关输出锁存，输出与输入无关vOE为有效电平低电平时，正常输出；为无效为有效电平低电平时，正常输出；为无效电平高电平时，输出高阻电平高电平时，输出高阻电气学院学习部资料库47v阐明

40、：假设希望先输入数据，然后在以后恰当阐明：假设希望先输入数据，然后在以后恰当的时辰再输出，可对的时辰再输出，可对OE和和 STB分别控制，假设分别控制，假设只需求运用它的记忆功能，不需求三态缓冲，只需求运用它的记忆功能，不需求三态缓冲，可直接把可直接把 OE 端接地，仅控制端接地，仅控制STB电气学院学习部资料库48、82868286双向数据总线驱动器双向数据总线驱动器图图2-162-16功能：功能：、三态输出直接驱动总线，用于提高数据、三态输出直接驱动总线，用于提高数据总线带负载才干总线带负载才干、具有数据收和发两个方向的传输、隔离、具有数据收和发两个方向的传输、隔离控制功能控制功能电气学院

41、学习部资料库49A0B08286OETA1A2A3A5A4A6A7B1B2B3B5B4B6B7构造：构造：8 8路双向输出缓冲器路双向输出缓冲器 A7 A7A0 B7A0 B7B0B0控制端：控制端：OE=0 OE=0 输出允许输出允许T T：控制数据传送方：控制数据传送方向向 T=1 AB T=1 AB T=0 BA T=0 BA电气学院学习部资料库50v常用芯片：常用芯片：Intel8286，Intel8287和和74LS245v8286输入输出同相输入输出同相v8287输入输出反相输入输出反相v74LS245的功能与的功能与8286一样一样OET传送方向传送方向01AiBi00BiAi1

42、1高阻形状高阻形状10高阻形状高阻形状电气学院学习部资料库512 2、最小方式下典型、最小方式下典型配置电路配置电路、时钟发生器、时钟发生器8284A8284A提供提供80868086任务时钟，输出任务时钟，输出信号为占空比信号为占空比D=33%D=33%的方波，的方波，对外部输入信号对外部输入信号ReadyReady、ResetReset进进展同步展同步 RESETREDAYMN/MXAD15-AD0ALEBHEA19-A16DENDT/RM/IOWRRDHOLDHLDAINTRINTAGND8284ACLK 地址锁存器STB8282三片BHEABDBCB+5V8086收发器8286二片OE

43、TRESETREDAY 电气学院学习部资料库52、82828282地址锁存器地址锁存器对复用引腿对复用引腿T1T1下的信号下的信号( (地址地址) )锁存，以便分时运用，采用锁存，以便分时运用，采用ALEALE为选通讯号为选通讯号复用引腿包括：复用引腿包括：2020位地址线和位地址线和 ，共，共2121路路需求需求82828282共三片共三片输入：输入：AD15AD15AD0AD0、A19/S6A19/S6A16/S3A16/S3、 输出：输出：2020位位ABAB、 控制输入：控制输入：ALESTBALESTB、 接地接地、82868286数据总线驱动器选用数据总线驱动器选用输入：输入：AD

44、15AD15AD0 AD0 需求需求82868286共共2 2片片输出：输出：1616位位DBDB控制输入：控制输入： 7BHE SBHEOEDENOEDT RTBHE电气学院学习部资料库53五、五、80868086的最大任务方式的最大任务方式 需求对需求对 的组合信号经过的组合信号经过82888288总线控总线控制器译码，由制器译码，由82888288输出原输出原CPUCPU一切的一切的控制信号给控制信号给82828282、82868286、MM、I/O I/O InterfaceInterface02SS电气学院学习部资料库542.3 80862.3 8086操作与时序操作与时序一、系统的

45、复位与启动一、系统的复位与启动由由ResetReset引腿提供一高电平信号引腿提供一高电平信号80868086，信号维，信号维持时间持时间44个时钟周期个时钟周期CPUCPU的的R R复位，初始值如下：复位，初始值如下： 通用、公用通用、公用R R：0000H0000HAXAX、BXBX、CXCX、DXDX、SI SI、DIDI、SPSP、BPBP 段段R R： CS CS：FFFFH FFFFH DS DS、ESES、SSSS：0000H0000H IP IP：0000H 0000H FLAGS FLAGS清零；清零；ISQISQ指令队列清空指令队列清空电气学院学习部资料库55阐明：阐明：、

46、复位后，、复位后，CS：IP=FFFFH：0000H 物物理地址理地址FFFF0H 从此处开场执行指令，从此处开场执行指令，需求在需求在M此地址处存此地址处存放一条无条件跳转指令放一条无条件跳转指令JMP跳转到系统程跳转到系统程序入口序入口BIOS：系统自检程序、系统启动装入程序、系：系统自检程序、系统启动装入程序、系统设置程序、中断处置程序统设置程序、中断处置程序、FLAGS清零，为了能呼应清零，为了能呼应INTR，需求需求在适当时候，开中断，在适当时候，开中断，IF=1指令指令STI 对 应电气学院学习部资料库56二、总线操作读、写操作1、总线读操作T1形状： 确定访问M还是 AD15AD0、A19/S6A16/S3给出访问地址 ALE对地址锁存*ALE信号只能够在T1时段有效 与A0共同指出数据总线