计算机组成原理试题包括

1、计算机组成原理试题包括计算机构成原理题集含答案题库题目总数： 293第一章 单项选择题1、控制器、运算器和储存器合起来一般称为（主机）：I/O 零件内储存器外储存器主机2、冯 ?诺依曼机工作方式的基本特色是（按地点接见并次序履行指令）：按地点接见并次序履行指令精准结果办理储存器按内部地点接见自动工作3、输入、输出设施以及协助储存器一般统称为（外头设施）：I/O 系统外头设施外储存器履行零件4、计算机硬件能直接辨别和履行的语言是（机器语言）：高级语言汇编语言机器语言符号语言判断题5、若某计算机字代表一条指令或指令的一部分，则称数据字（ 错 ） 。6、若某计算机字是运算操作的对象，即代表要办理的数

2、据，则称指令字（错）。7、数字计算机的特色：数值由数字量（如二进制位）来表示，运算按位进行。（对）8、模拟计算机的特色：数值由连续量来表示，运算过程是连续的。（对）填空题9 、 系统软件包含：服务程序、语言程序、（操作系统） 、数据库管理系统。10 、 计算机系统的发展按其核心零件采纳器件技术来看经历了五代的变化， 分别是（电子管）、（晶体管）、（集成电路）、（大规模集成电路）、（巨大规模集成电路） 五个部分。11 、 计算机系统是一个由硬件和软件构成的多级层次构造， 这往常由 （微程序级） 、（一般机器级） 、（操 作系统级）、（ 汇编语言级）和（高级语言级）等构成，在每一级上都能够进行（程

3、序设计）。12 、计算机的软件一般分为（系统软件）和（应用软件）两大多数。13 、计算机的硬件基本构成包含（控制器）、（运算器）、（储存器）、（输入设施）和（输出设施）五个部分。简答题14 、什么是储存容量？什么是单元地点？储存器全部储存单元的总数称为储存器的储存容量。灭个储存单元都有编号，称为单元地点。15 、什么是外存？简述其功能。外存：为了扩大储存容量，又不使成本有很大的提升，在计算机中还装备了储存容量更大的磁盘储存器和光盘储存器，称为外储存器，简称外存。外存可储存大量的信息，计算机需要使用时，再调入内存。16 、什么是内存？简述其功能。内存：一般由半导体储存器构成，装在底版上，可直接和

4、 CPU 互换信息的储存器称为内储存器，简称内存。用来寄存常常使用的程序和数据。17 、指令和数据均寄存在内存中，计算机如何区分它们是指令仍是数据？取指周期中从内存读出的信息流是指令流，而在履行器周期中从内存读出的信息流是数据流。18 、什么是适配器？简述其功能。适配器是外头设施与主机联系的桥梁，它的作用相当于一个变换器，使主机和外头设施并行协调的工作。19 、什么是 CPU ？简述其功能。运算器和控制器合在一同称为中央办理器，简称 CPU ，它用来控制计算机及进行算术逻辑运算。20 、冯诺依曼系统构造重点二进制；储存程序次序履行；硬件由运算器、控制器、储存器、输入设施、输出设施构成。第二章单

5、项选择题1、以下数中最小的数为（ c ）：101001B52Q29D233H2、一个8 位二进制整数，采纳补码表示，且由 3 个“ 1 ”和 5 个“ 0 ”构成，则其最小值是（ c ）： -127-32-125-33、若某数x 的真值为，在计算机中该数表示为，则该数所用的编码方法是（b ）码：原补反移4、某数在计算机顶用8421BCD 码表示为 0111 1000 1001 ，其真值是： （a） 789D789H1887DB5、 float 型数据往常用 IEEE754 单精度浮点数格式表示. 若编译器将float 型变量 x 分派在一个32 位浮点寄存器 FR!中,且 x=, 则 FR1

6、的内容是 (a )C1040000HC2420000HC1840000HC1C20000H6、不属于ALU 的零件有 ( d)加法器或乘法器移位器逻辑运算零件指令寄存器7、办理器中的ALU 采纳 (b ) 来实现时序电路组合逻辑电路控制电路模拟电路8、当且仅当( a) 发生时 , 称为浮点数溢出 ( 上溢 )阶码上溢尾数上溢尾数与阶码同时上溢尾数或阶码上溢9、某浮点数采纳IEEE754 单精度格式表示为 C5100000H, 则该数的值是(b)( 注 : 选项中 内的值为上标)* 210* 211* 210* 21110、在 C 程序中 ,int 种类的变量x 的值为 -1088 。程序履行时

7、， x 先被寄存在16 位的寄存器R1 中，而后被算术右移 4 位。则此时R1 中的内容以 16 进制表示是( b )FBC0HFFBCH0FBCH87BCH11 、补码表示的 8 位二进拟订点小数所能表示数值的范围是(b)12 、以下数中最大的是(a)B125O(BCD 码)55H13 、某机字长32 位，此中 1 位符号位， 31 位表示尾数。若用定点小数表示，则最大正小数为： (b)+ ( 1 -2-32)+ ( 1 -2-31)2-322-3114 、若浮点数尾数用补码表示，则判断运算结果能否为规格化数的方法是： （c） 阶符与数符同样为规格化数阶符与数符相异为规格化数数符与尾数小数点

8、后第一位数字相异为规格化数数符与尾数小数点后第一位数字同样为规格化数15 、算术 / 逻辑运算单元 74181ALU 可达成： （c）16 种算术运算功能17 种逻辑运算功能16 种算术运算功能和 16 种逻辑运算功能4 位乘法运算和除法运算功能判断题16 、 ASCII 码即美国国家书息互换标准代码。标准ASCII 码占 9 位二进制位，共表示512 种字符。（错）17 、引入浮点数的目的是在位数有限的前提下，扩大数值表示的范围。（对）18 、机器码是信息在计算机中的二进制表示形式。（对）填空题19 、 设有七位二进制信息码0110101 ，则低位增设偶校验码后的代码为（ 01101010

9、）。20 、 两个 BCD 码相加，当结果大于9 时，修正的方法是将结果（加6 ），并产生进位输出。21 、 浮点运算器由（阶码运算器）和（尾数运算器）构成，它们都是（定点）运算器。只需求能履行（阶码运算器）运算，而（加法和减法）要求能进行（位数运算器）运算。22 、 现代计算机的运算器一般经过总线构造来组织。按其总线数不一样，大概有（单总线构造）、（双总线构造）和（三总线构造）三种形式。23 、 提升加法器运算速度的重点是（降低进位信号的流传时间）。先前进位的含义是（低有效位的进位信号能够直接向最高位传达）。24 、 对阶时，使（小）阶向（大）阶看齐，使（小）阶的尾数向（右）移位，每（右）移

10、一位，其阶码加一，直到两数的阶码相等为止。25、 在进行浮点加法运算时，需要达成为（ 0 操作数检查）、（阶码加 /减操作）、（尾数乘/ 除操作）、（结果规格化）、（舍入办理）和（确立积的符号）等步骤。26 、 按 IEEE754 规范，一个浮点数由（符号位S ）、（阶码E ）、（尾数M ）三个域构成，此中的值等于指数的加上一个固定。27、移码表示法主要用于表示（浮点数）的阶码E,以利于比较两个（指数）的大小和（对阶）操作。28 、（ 26H 或 63H ）异或 135O 的值为（ 58D ）。29 、 为了提升运算器的速度，能够采纳（先行）进位、（阵列）乘除法、流水线等并行举措。30、设机器

11、数字长为 8位（含1符号位），若机器数为81H（十六进制），当它分别代表原码、补码、反码和移码时，等价的十进制整数分别为（ -1 ）、（-127 ）、（-126 ）和（ 1 ）计算题31 、 X 的补码为：，用负权的观点计算X 的真值。X=1*+1*+1*+1*+1*+=-8332 、已知A=2- 101 X, B=2- 100 X,按浮点运算方法计算 A+B.（ 方括号内是阶码）11100;33、设浮点数字长16 位，此中阶码4 位（含 1 位阶符），尾数12 位（含 1 位数符），将51/128 变换成二进制规格化浮点数（要求阶码采纳移码，尾数采纳补码，二进制表示）。并给出此浮点数格式的规

12、格数表示范围。正确答案： 0， 111 ； 0.正数 2-927*（1-2-11）负数34、设阶为5 位 （ 包含 2 位阶符 ）, 尾数为 8 位 （ 包含 2 位数符 ）, 阶码、尾数均用补码表示完9 / 35计算机组成原理试题包括成以下取值的X+Y , X-Y运算：(1) X=2-011 X Y=2 - 010 X10)1)将 y 规格化得：y= x x浮 =1101 , y浮=1101 ,-y浮= 1101 ,对阶 E补=Ex补 +-Ey补= 1101+0011=0000 Ex=Ey尾数相加 相加 相减+ + x+y浮=1101,左规x+y浮=1100,，x+y= Xx-y浮=1101

13、,右规x-y浮=1110,舍入办理得x-y 浮=1110, x - y= X35、已知X和Y,用变形补码计算X-Y,同时指出运算结果能否溢出。(1) X=Y= (2) X= Y= (3) X= Y=解：（1）先写出x和y的变形补码，再计算它们的差 x补=y补=-y补=x-y补=x补+-y补=+= :运算结果双符号不相等，为正溢出X-Y=+（2）先写出 x和y的变形补码，再计算它们的差x补=y补=-丫 补=x-y 补=+= - x-y=无溢出 （3）先写出 x和y的变形补码，再计算它们的差x补=y补=-丫补= x-y 补 =x 补 +-y 补 =+=运算结果双符号不相等，为正溢出X-Y=+36、

14、已知X和Y,用变形补码计算X+Y,同时指出运算结果能否溢出。（1) X=Y= (2) X= Y= (3) X= Y=解：（1）先写出x和y的变形补码再计算它们的和x补=y补=x+y补=x补+y补=+=+丫=无溢出。（2）先写出x和y的变形补码再计算它们的和x补=卜补=x+y补=x补+y补=+=+丫=无溢出。（ 3 ）先写出x 和 y 的变形补码再计算它们的和x 补 =y 补=x+y 补=冈 补+y补=+= x+y=无溢出37 、写出十进制数-5 的 IEEE754 编码。写出十进制数-5 的 IEEE754 编码简答题38 、某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为 C0 ，

15、请分别按下述两种方式写出 C4C3C2C1的逻辑表达式。（ 1 ） 串前进位方式（ 2 ） 并前进位方式解：（1）用前进位方式： C1=G1+P1C0 止匕中：G1=A1B1 , P1=A1 B1 C2=G2+P2C1G2=A2B2 , P2=A2 B2 C3=G3+P3c2G3=A3B3 ，P3=A3 B3 C4=G4+P4c3 G4=A4B4 , P4=A4 B4 （2）并前进位方式：C1=G1+P1C0 C2=G2+P2G1+P2P1C0c3=G3+P3G2+P3P2G1+P3P2P1c0c4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1c0 此中 G1-G4 ， P

16、1-P4 表达式与串前进位方式同样。39、什么是奇偶校验码？奇偶校验码用于查验信息在传输、储存和办理过程中出现的错误。奇偶校验码不过一种最简单的检错码，只好检错不可以纠错，且仅能检出奇数个错误。40、简述计算机中采纳二进制代码的长处。（ 1）技术上简单实现；（ 2 ）运算规则简单；（ 3 ）可借助于逻辑代数来剖析、研究；（ 4）与其余进制的变换简单。第三章单项选择题1、下边说法正确的选项是c半导体RAM 信息可读可写，且断电后还能保持记忆半导体RAM 属挥发性储存器，而静态的RAM 储存信息是非挥发性的静态 RAM 、动向 RAM 都属挥发性储存器，断电后储存的信息将消逝ROM 不用刷新，且集

17、成度比动向 RAM 高，断电后储存的信息将消逝2、储存单元是指：C寄存一个二进制信息位的储存元寄存一个机器字的全部储存元会合寄存一个字节的全部储存元会合寄存两个字节的全部储存元会合3、采纳虚构储存器的主要目的是B提升主储存器的存取速度扩大储存器空间，并能进行自动管理提升外储存器的存取速度扩大外储存器的储存空间4、某SRAM芯片，储存容量为64Kx 16位，该芯片的地点线和数据线数目为：D 64 ,1616 ， 6464 ， 816， 165、计算机系统中的存贮器系统是指：dRAM 存贮器ROM 存贮器主存贮器内存贮器和外存贮器6、交错储存器本质上是一种（a ）储存器，它能履行独立的读写操作多模

18、块，并行多模块，串行整体式，并行整体式，串行7、相联储存器是按（c） 进行寻址的储存器地点指定方式货仓存取方式内容指定方式地点指定与货仓存取方式联合8、在主存和 CPU 之间增添 cache 的目的是 c增添内存容量提升内存的靠谱性解决 CPU 与内存之间的速度般配问题增添内存容量，同时加快存取速度9、储存周期是指b储存器的读出时间储存器进行连续读和写操作所同意的最短时间间隔储存器的写入时间储存器进行连续写操作所同意的最短时间间隔判断题10 、储存元储存八位二进制信息，是计算机储存信息的最小单位。错 11 、储存器带宽指单位时间里储存器所存取的信息量，是权衡数据传输的重要指标。常用单位有：位/

19、 秒或字节 / 秒。对12 、 Cache 主要重申大的储存容量，以知足计算机的大容量储存要求。错13 、外存（辅存）主要重申迅速存取，以便使存取速度与CPU 速度相般配。错14 、计算机储存器功能是记忆以二进制形式表示的数据和程序。对填空题15 、 DRAM 储存器的刷新一般有（ 集中式 ） 、（分别式）和（异步式）三种方式，之所以刷新是因为（有电荷泄露，需要按期增补）。16 、虚构储存器不过一个容量特别大的储存器（逻辑）模型，不是任何本质的（物理）储存器，依照主存- 外存层次的信息传递单位不一样，虚构储存器有（段）式、（页）式和（段页式）三类。17 、虚构储存器指的是（主存）层次，它给用户

20、供给了一个比本质空间大得多的（虚构地点）空间。18 、主存与 CACHE 的地点映照有（全相联）、（直接）、（组相联）三种方式。19 、双端口储存器和多模块交错储存器属于（并行）储存器构造，前者采纳（空间并行）技术，后者采纳（时间并行）技术。20 、 CPU 能直接接见由（ CACHE ）和（内存），但不可以直接接见（外存）。21 、 储存器的技术指标主要有（储存容量）、（存取时间）、（储存周期）和（储存器带宽）。22 、 对储存器的要求是（容量大）， （速度快）， （成本低），为认识决这三方面的矛盾， 计算机采纳（多级储存）和系统构造。计算题23 、 CPU 履行一段程序时， CACHE 达

21、成存取的次数5000 次，主存达成存取的次数为 200 次。已知 CACHE为CACHE的命中率H、均匀接见时间Ta和CACHE主-存系统存取周期为40ns ，主存存取周期为160ns 。分别求的接见效率e 。（1） h = 5000/（5000+200） = %。（2） ta = h Xtc+（1 - h） xtm = 40 X%+%）X160 =。（3） 3 ） e = tc/ta = 40/ = %。24、已知cache/ 主存的效率是85% ，均匀接见时间为 60ns ， cache 比主存快4 倍，求主存的存取周期和 cache的命中率。解：因为： ta = tc / e所以：tc

22、= ta x e = 60= 510ns (cache存取周期 ）因为：e = 1 / r + （1- r ）H tm = tc Xr =510 X4 = 204ns （主存存取周期）所以： H = / =25、设某RAM芯片，其储存容量为16Kx 8位，问：1）该芯片引出线的最小数目应当是多少？2）储存器芯片的地点范围是多少？解：（ 1 ） 16K=214 次方，所以地点线为 14 根，字长为 8 位，所以数据线为 8 根，加上芯片片选信号CS ，的读信号RD ，写信号WR ，电源线，地点线，器引出线最小数目应当为 27 跟。（ 2 ）储存器芯片的地点范围为： 0000H3FFFF 。26、

23、有一个16Kx16的储存器，用 1KX4的DRAM芯片（内部构造为64X16）构成，设读/写周期为，问:1） 采纳异步刷新方式，如单元刷新间隔不超出 2ms ，则刷新信号周期是多少？ 2） 如采纳集中刷新方式，储存器刷新一遍最少用多少读/ 写周期？死时间率多少？解（ 1 ）刷新信号间隔为 2MS/64=, 此即刷新信号周期（ 2）设 T 为读 / 写周期，且列向 16 组同时进行刷新，则所需刷新时间为 64T, 已知 T= ，则死亡时间率=64T/2000*100%=% 。27、设储存器容量为 32M 字，字长 64 位，模块数m=4 ，分别用次序方式和交错方式进行组织。若储存周期T=200n

24、s ，数据总线宽度为 64 位，总线传递周期 t=50ns 。问：次序储存器和交错储存器的均匀存取时间、带宽各是多少？28、某磁盘组共有4 个记录面，每毫米5 道，每道记录信息为 12 288B ，最小磁道直径为 230 毫米，共有275 道，磁盘转速为 3000 转 / 分。（ 1）最低位密度是多少？（ 2）数据传输率是多少？（ 3）均匀等候时间是多少？（ 1） mm（2）614400B/s（3）10ms29 、某磁盘组有5 个记录面，每个记录面的内磁道直径为 22cm ，外磁道直径为 33cm ，最大位密度为1600bit/cm ,道密度为80道/cm ,转速为 3600转/分。（ 1）计

25、算每条磁道的容量；（ 2）计算磁盘的数据传输率；（ 3）计算均匀等候时间。（1） 每条磁盘的容量是110525B（2） 2） 6631680B/S（3）简答题30 、说出起码三种加快CPU 和储存器之间有效传输的举措。答：主要有： 1） 加长储存器的字长2） 采纳双端口储存器3） 加入 CACHE 4） 采纳多体交错储存器31 、储存保护主要包含哪几个方面？答：储存保护一般波及储存地区保护和接见方式保护两大方面。前者主要有 页表保护、键保护、环保护等方式，后者则主要考虑对主存信息使用的读、写、履行三种方式的保护。32、计算机储存系统分为哪几个层次？答：计算机储存系一致般指： CPU 内的寄存器

26、、 CACHE 、主存、外存、后备存储器等五个层次应用题33、主存容量为4MB ，虚存容量为 1GB ，则虚存地点和物理地点各为多少位？如页面大小为 4KB ，则页表长度是多少？解（ 1 ）；虚构容量 1GB 对应地点为 30 位；主存容量 4MB 对应地点为 22 位（2）;1GB/4KB=256K34 、 CPU 履行一段程序时, cache 达成存取的次数为 2420 次，主存达成存取的次数为 80 次，已知 cache 存储周期为 40ns ，主存储存周期为 240ns ，求 cache/ 主存系统的效率和均匀接见时间。35、某机器中，已知配有一个地点空间为0000H-3FFFH的RO

27、M地区。此刻再用一个 RAM芯片（8K X 8）形成40Kx 16位的RAM地区，开端地点为 6000H，假定RAM芯片有/CS和/WE信号控制端。 CPU的地点总线为 A15-A0 , 数据总线为 D15-D0 ，控制信号为 R/W（ 读 / 写 ） ， /MREQ（ 访存 ） ，要求：（ 1 ） 画出地点译码方案。（ 2） 将ROM 与 RAM 同 CPU 连结。36、用16Kx 8位的DRAM芯片构成64K X 32位储存器，画出该储存器的构成逻辑框图。37、某机字长8 位，用 4K*8 位的 RAM 芯片和 2K*8 位的 ROM 芯片设计一个容量为 16K 字的储存器， 此中 RAM

28、为高 8K 字， ROM 为低 2K 字，最低地点为 0。（ 1）地点线和数据线各为多少根？（ 2）各样芯片的数目是多少？（ 3 ）请画出储存器构造图及与CPU 的连结图。1）地点线14 根，数据线8 根；（ 2） 2 片 RAM ， 1 片 ROM ；38、以下图为某16 位机的主存空间构成表示图， 此中 RAM 为 8K*16 的随机储存器， ROM 位 8K*16 位的只读储存器。认真剖析该图，并按要求答题。（ 1）该储存器最大空间有多少？已经构成的空间有多少？（ 2）图中构成的地点空间散布是如何的？画出地点空间散布图。某 8 位机地点 16 位，用 8K*8 位的 ROM 芯片和 8K

29、*8 位的 ram 芯片构成储存器， 按字节编址， 此中 RAM 的地点 为 0000H5FFFH ， ROM 的地点为 6000H9FFFH 。要求：（ 1 ）画出储存器空间散布图，并确立需要的 RAM 以及 RAM 芯片数目；（ 2）画出此储存器构成构造图及与CPU 的连结图。（ 1）图略；需要3 片 RAM ， 2 片 ROM ；（ 2）图略。第四章单项选择题1、用某个寄存器的值做操作数地点的寻址方式称为（ D ）寻址。直接间接寄存器寄存器间接2、货仓寻址方式中，设A 为累加器， SP 为货仓指示器， MSP 为 SP 所指示的栈顶单元，假如进栈的操作是：（A）- MSP, （SP）-1

30、- SP, 那么出栈的操作应为： B（MSP） A, （SP）+1 SP（SP）+1 SP, （MSP） A（SP）-1 SP, （MSP） A(MSP) A, (SP)-1 SP3、变址寻址方式中，操作数的有效地点等于： C基值寄存器内容加上形式地点(位移量)货仓指示器内容加上形式地点(位移量)变址寄存器内容加上形式地点(位移量)程序记数器内容加上形式地点(位移量)4、从以下有关RISC 的描绘中，选择最适合的答案。 C采纳 RISC 技术后，计算机的系统构造又恢复到初期的比较简单的状况。为了实现兼容，新设计的 RISC? 是从本来CISC 系统的指令系统中精选一部分实现的。RISC 的主要

31、目标是减少指令数，提升指令履行效率。RISC 设有乘、除法指令和浮点运算指令。5、指令系统中采纳不寻址方式的目的主假如 (B )实现储存程序和程序控制缩短指令长度，扩大寻址空间，提升编程灵巧性能够直接接见外存供给扩展操作码的可能并降低指令译码难度6、单地点指令中为了达成两个数的算术运算，除地点码指明的一个操作数外，另一个常常需采( C)货仓寻址方式立刻寻址方式隐含寻址方式间接寻址方式7、寄存器间接寻址方式中，操作数处在( A)通用寄存器货仓主储存器程序计数器8、指令的寻址方式有次序和跳跃两种，采纳跳跃寻址方式，能够实现（D）货仓寻址程序的条件转移程序的无条件转移程序的条件转移或无条件转移判断题

32、9、引入操作数寻址方式目的有：缩短指令长度、扩大寻址范围、提升编程灵巧性等。对10 、指令系统指一台计算机中全部机器指令的会合，是表征计算机性能的重要要素。 对填空题11 、 一个较完美的指令系统应包含： （ 数据传递 ） 类指令，（算术运算）类指令，（逻辑运算）类指令，程序控制类指令， I/O 类指令，字符串类指令，系统控制类指令等。12 、 依据操作数所在地点，指出其寻址方式（填空）：（ 1 ）操作数在寄存器中，为（寄存器直接）寻址方式。（ 2 ）操作数地点在寄存器，为（寄存器间接）寻址方式。（3 ）操作数在指令中，为（立刻）寻址方式。（ 4 ）操作数地点（主存）在指令中，为（直接）寻址方

33、式（作5）操数的地点，为某一寄存器内容与位移量之和能够是（相对）、（基址）、（变址）寻址方式。13 、 指令寻址方式主要有（次序寻址方式）实现指令逐条次序履行， PC+1->PC ）和（跳跃寻址方式）实现程序转移）。14 、 从计算机指令系统的角度看目前的计算机指令系统构造分为两大类：（复杂指令集计算机）、（精简指令集计算机）。15 、 地点码表示（操作数的地点）。以其数目为依照，能够将指令分为（零地点指令）、和（一地点指令）（二地点指令）（三地点指令）（多地点指令）等几种。16 、 二地点指令中，操作数的物理地点有三种型式，分别是（寄存器- 寄存器（ RR ）型、（寄存器- 储存器（R

34、S ）型和（储存器- 储存器 （ss ）型。17 、 货仓是一种特别的（数据）寻址方式，它采纳（先进后出）原理。按构造不一样分为（寄存器）货仓和（储存器）货仓。18 、 形成操作数地点的方式，称 （数据 址）方式。操作数能够 放在（ 用）寄存器、 （通用）寄存器、和指令中。19 、 形成指令地点的方式，称 （指令 址）方式，有（ 序） 址和（跳 ） 址两种。20 、 指令字 度分 （字 ）、（半字 ）、（双字 ）三种形式。21 、 指令格式是指令用（二制代 ）和表示的 构形式，指令格式由（操作 ）字段和（地点 ）两字段 成。22 、 指令系 是表征一台 算机（性能）的重要要素，它的（格式）和（

35、功能）不直接影响到机器的硬件 构，也影响到（系 件）。算23 、 某 算机数据 、地点 均是8 位，有一条相 址的无条件移指令存于内存的 20H 元中，指令 出的位移量D=00010101B ， 指令占用 2 个字 ， 算： 1）取 指令 PC 的内容； 2） 指令 行 束 PC 的内容。由：（ 1）PC=20H（ 2）Pc=PC+D+2=20H+2+00010101B=37H答24 、指令格式 构以下所示， 剖析指令格式及址方式特色。31 25 24 23 ? 20 19 01. 操作 ： 操作 ，可表示128 条指令；操作数：双操作数，可构成RS 或 SS 型指令，有直接、寄存器、寄存器接

36、 址方式。 存范1M ，可表示 16 个寄存器25 、 明 RISC 指令系 的主要特色。指令条数少，指令度固定，指令格式、 址方式种 少，只有取数/ 存数指令 存 器。26 、一个比完美的指令系 包含哪几 指令？数据传递指令，算术运算指令，逻辑运算指令，程序控制指令，输入/ 输出指令，货仓指令，字符串指令，特权指令。应用题27 、一种单地点指令格式以下所示，此中 I 为间接特色， X 为寻址模式， D 为形式地点。 I ， X ， D 构成该指令的 操作数有效地点 E 。设 R 为变址寄存器， R1 为基值寄存器， PC 为程序计数器，请在下表中第一列地点填入适合的寻址方式名称。第五章a 单

37、项选择题1、一般机器周期的时间是依据( A )来规定的。主存中读取一个指令字的时间主存中读取一个数据字的时间主存中写入一个数据字的时间主存中读取一个数据字的时间2、寄存微程序的控制储存器称为：( B )高速缓冲储存器控制储存器虚构储存器主储存器3、以下表达中正确描绘的句子是：(A)同一个CPU周期中，能够并行履行的微操作叫相容性微操作同一个CPU周期中，能够并行履行的微操作叫订交性微操作同一个CPU周期中，能够并行履行的微操作叫相斥性微操作同一个CPU周期中，能够并行履行的微操作叫排他性微操作4、计算机操作的最小时间单位是：(A)时钟周期指令周期CPU 周期微指令周期5、以下零件中不属于控制器

38、的是： (D)IR操作控制器PCPSW6、同步控制是:(C)只合用于 CPU 控制的方式只合用于外头设施控制的方式由一致时序信号控制的方式全部指令履行时间都同样的方式7、在 CPU 中追踪指令后继地点的寄存器是： (B)MAR PC IR PSW判断题8、指令流水线中主要存在三种有关矛盾：资源有关、数占有关及控制有关。对9、并发性指两个或两个以上事件在同一时间间隔内发生。对10 、硬布线控制器的弊端：增添了到控存中读取微指令的时间，履行速度慢。错11 、微程序控制器的长处：规整性、灵巧性、可保护性强。对12 、微操作是履行零件接受微命令后所进行的操作，是计算机硬件构造中最基本的操作对13 、微

39、命令指控制零件经过控制线向履行零件发出的各样控制命令，是构成控制信号序列的最小单位。对14 、时钟周期是CPU 办理操作的最大时间单位。错15 、微程序控制器属于储存逻辑型，以微程序解说履行机器指令，采纳储存逻辑技术实对16 、地点寄存器用于寄存目前履行的指令码，供进行指令译码。错17 、程序计数器用于寄存CPU 正在履行的指令的地点。错18 、指令寄存器用于保留目前CPU 所要接见的内存单元的地点。错填空题19 、 请在括号内填入适合答案。 在 CPU 中： （1） 保留目前正在履行的指令的寄存器是； （指令寄存器（2） 保 IR ）留目前正要履行的指令地点的寄存器是（程序计数器PC ）；（

40、3） 算术逻辑运算结果往常放在（通用寄存器）和（数据缓冲寄存器DR ）。20 、 硬布线器的设计方法是：先画出（指令）流程图，再利用写出（布尔（逻辑）代数）综合逻辑表达式，而后用（门电路和触发器）等器件实现。21 、 微程序控制器由（控制储存器）、（微指令寄存器 ）、（地点转移逻辑）三大多数构成，此中（控制储存器）是ROM 储存器，用来寄存（微程序）。22 、流水CPU 中的主要问题是：（资源）有关、（数据）有关和（控制）有关。23 、并行办理技术主要有三种形式：（时间）并行、（空间）并行和（时间及空间）并行。24 、微程序设计技术是利用（软件）方法设计（控制器）的一门技术，拥有规整性、（灵巧

41、性）、可保护性等一系列长处。25 、微指令格式中，微指令的编码往常采纳以下三种方式：（直接表示法）、（编码表示法）和（混淆表示法）。26 、因为数据通路之间的构造关系，微操作可分为（相容性）和（相斥性）两种。27 、在程序履行过程中，控制器控制计算机的运转老是处于（取指令）、剖析指令和（履行指令）的循环中间。28 、CPU从主存拿出一条指令并履行该指令的时间叫（指令周期），它常用若干个（机器周期）来表示，尔后者又包含若干个（时钟周期）。29 、 CPU 的四个主要功能是（指令控制）、（操作控制）、（ 时间控制）和（数据加工）。30 、 目前的 CPU 包含（控制器）、（运算器）和 CACHE

42、。计算题31 、在流水线浮点加法器中，假定有取指、译码、履行和回写四个过程段，每个过程段所需要的时间分别为： T1=60ns ， T2=50ns ， T3=90ns ， T4=80ns ，试计算该加法器的加快比是多少。正确答案：该流水线时钟周期起码为 T=90ns ，若采纳非流水方式进行，则其所需要的时间为T1+T2+T3+T4=60+50+90+80=280ns,所以力口快比=280/90 y。简答题32 、简述 CPU 基本功能正确答案：解：(1) 指令控制：程序的次序控制，称为指令控制。(2) 操作控制： 管理并产生每条指令的操作控制信号， 并把操作控制信号送往相应的零件， 进而控制这些

43、零件按 指令的要求进行动作。(3) 时间控制：对各样操作实行时间上的准时，称为时间控制。(4) 数据加工：对数据进行算术运算和逻辑运算办理。33 、简述什么是微指令？每个微周期的操作所需的控制命令构成一条微指令。微指令包含了若干微命令信息。34、简述什么是微命令？微命令指控制零件经过控制线向履行零件发出的各样控制命令，是构成控制信号序列的最小单位。35 、简述什么是指令周期？指令周期是指拿出并履行一条指令的时间。它由若干个CPU 周期构成。36、简述什么是微程序控制器？微程序控制器是采纳微程序方式构成的控制器，以若干有序微指令构成的微程序解说履行一条机器指令。它由控制储存器、微指令寄存器、地点

44、转移逻辑等构成。37、解说机器指令和微指令的关系。机器指令是控制计算机达成一个基本操作的命令；微指令则是控制零件中一组实现必定操作功能的微命令的组合。在微程序控制器中，一条机器指令需要由一组微指令构成的微程序来达成，即微程序达成对机器指令的解说履行。所以，一条机器指令对应多条微指令。38 、计算机内有哪两股信息在流动？如何区分它们？一股是控制信息，即操作命令，其起源地是控制器，流向各个零件，形成指令流；一股是数据信息，它受控制信息的控制，从一个零件流向另一个零件，形成数据流。一般地，取指周期从内存读出的信息流是指令流，流向控制器；而履行周期从内存读出或向内存写入的信息流是数据流，在内存和运算器

45、之间交互。应用题39、流水线中有三类数占有关矛盾：写后读( RAW)有关；读后写(WAR)有关；写后写(WAW )有关。判断 以下三组指令各存在哪一种种类的数占有关。 I1 LAD R1 , A ; M ( A) -R1, M ( A)是储存器单元I2 ADD R2 ,R1;(R2)+(R1) f R2(2) I3 ADD R3,R4; ( R3 )+ ( R4) f R3I4 MUL R4 ,R5;(R4)X( R5) f R4(3) I5 LAD R6,B;M (B)f R6, M (B)是储存器单元I6 MUL R6 ,R7;(R6)X( R7) - R6正确答案：解：( 1)写后读(R

46、AW )有关；( 2)读后写(WAR )有关，但不会惹起有关矛盾；(3)写后读(RAW)有关、写后写( WAW)有关40 、今有4 级流水线分别达成取值、指令译码并取数、运算、送结果四步操作，今假定达成各步操作的时间挨次为100ns,100ns,80ns,50ns。请问：( 1)流水线的操作周期应设计为多少？( 2)若相邻两条? 令发生数占有关，并且在硬件上不采纳举措，那么第二条指令要推延多少时间进行。( 3)假如在硬件设计上加以改良，起码需推延多少时间？查察答案正确答案：解：(1) 流水线的操作时钟周期 t 应按四步操作中最长时间来考虑, 所以 t=100ns ；(2) 两条指令发生数占有关

47、矛盾状况： :ADDR1,R2,R3;R2+R3 . R1SUBR4,R1,R5;R1-R5 - R4两条指令在流水线中履行状况以下表所示ADD 指令在时钟 4 时才将结果写入寄存器有关，不可以读到所需数据，只好等候。周期，即 t=2 X100ns=200ns ;R1 中 , 但 SUB 指令在时钟 3 时就需读寄存器R1 了，明显发生数据假如硬件上不采纳举措 , 第 2 条指令 SUB 起码应推延2 个操作时钟（3） 假如硬件上加以改良（ 采纳旁路技术）, 这样只需推延1 个操作时钟周期就能获得所需数据，即t=100ns 。41、已知某机采纳微程序控制方式，其控制储存器容量为：512X48（

48、位 ）。微程序可在整个控制储存器中实现转移，可控制微程序转移的条件共4 个，微指令采纳水平型格式，后继微指令地点采纳判定方式。请问 :（ 1）微指令中的三个字段分别应为多少位？（ 2）画出环绕这类微指令格式的微程序控制器逻辑框图。正确答案：解：（ l ）假定鉴别测试字段中每一位作为一个鉴别标记，那么因为有4 个转移条件，故该字段为 4 位；又因为控存容量为 512 单元，所以下地点字段为 9 位。 微命令字段则是：（ 48 4 9 ） =35 位。2）对应上述微指令格式的微程序控制器逻辑框图以以下图所示。此中微地点寄存器对应下地点字， P 字段即为鉴别测试字段，控制字段即为微命令字段，后两部分

49、构成微指令寄存器。 地点转移逻辑的输入是指令寄存器的 OP 码、各样状态条件以及鉴别测试字段所给的鉴别标记（某一位为 1 ），其输出用于控制改正微地点寄存器的适合位数，进而实现微程序的分支转移（此例微指令的后继地点采纳判定方式）。42、某机有 8 条微指令 I1-I8 ，每条微指令所包含的微命令控制信号以下表所示。正确答案： a-j 分别对应 10 种不一样性质的微命令信号。 假定一条微指令的控制字段为位，问安排微指令的控制字段格式。解：经剖析，（ e,f,h ）和（ b,i,j ）可分别构成两个小组或两个字段，而后进行译码，可得六个微命令信号，剩下的 a,c,d,g 四个微命令信号可进行直接

50、控制，其整个控制字段构成以下：43 、假定某机器有80 条指令，均匀每条指令由 4 条微指令构成， 此中有一条取指微指令是全部指令公用的。已知微指令长度为 32 位，请估量控制储存器容量。解：微指令条数为：（4-1 ） X 80+1=241条 取控存容量为：256 X32位=1KB44、拜见以下图的数据通路，画出取数指令"LDA （ R3）， RO" 的指令周期流程图，其含义是将（R3） 为地点的主存单元的内容取至寄存器R0 中，标出各微操作控制信号序列。解："LDA （R3） ,RO”指令是一条取数指令，其指令周期流程图以以下图所示：45、拜见以下图的数据通路。

51、画出存数指令"STA R1 ， （R2）" 的指令周期流程图，其含义是将寄存器 R1 的内容传递至（ R2 ）为地点的主存单元中。标出各微操作信号序列。正确答案：解： "STAR1 ， （R2）" 指令是一条存数指令，其指令周期流程图以以下图所示：46、设运算器构造以以下图所示，IR为指令寄存器， R1R3是三个通用寄存器，此中任何一个都能够作为源寄存器或目标寄存器， A 和 B 是三选一多路开关，通路的选择分别由 AS0、 AS1 和 BS0、BS1 控制， S1 、 S2 是 ALU 的操作性质控制器： 当 S1S2=00 时， ALU 输出 B；

52、=01 时输出 A+B ； =10 时输出 A-B ；=11 时输出 ?B 。还有三条机器指令： MOV （从源寄存器传递一个数到目标寄存器）、ADD （源寄存器内容于目标寄存器内容相加后送目标寄存器）和 COM （源寄存器内容取反后送目标寄存器）。假定控存CM 仅有 16个单元，且只考虑运算器数据通路的控制，请设计微指令格式。微指令参照格式以下：AS1 AS0 BS1 BS0 S2 S1 +1 ALU- BUS LDIR LDR1 LDR2 LDR3 P1 P2 d A3 -d A3位号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15-1847、流水线中有写后读、读后

53、写和写后写三种数占有关矛盾，试判断下边指令存在哪一种种类的数占有关。I1 ： ADD R1 ， R2 ， R3 ； R2+R3 -> R1I2 ： SUB R4 ， R1 ， R5 ； R1-R5 -> R4在 I2 指令进入流水线时，可能出此刻 I1 指令写入 R1 前就读出 R1 内容，发生了写后读有关。已知 CPU 结构以以下图所示，此中包含一个累加器AC 、一个状态寄存器和其余几个寄存器。各部分之间的连线表示数据通路，箭头表示信息传达方向。试达成以下工作：写出图中四个寄存器A、B、C、D的名称和作用；简述达成指令 ADD Y的数据通路（Y为储存单元地点，本指令功能为（AC）

54、+（Y） -AC）。解答：A-数据缓冲寄存器DR、B- 指令寄存器IR 、C-主存地点寄存器AR、D-程序计数器 PC。操作的数据通路为：PC"ARf MMf DRf IRf Yf AR （ MAR） MMDR （ MDR ） -ALUADD （控制信号）fAC第六章a 单项选择题1、在集中式总线仲裁中，( A )方式对电路故障最敏感。菊花链方式独立恳求方式散布式计数器准时查问方式2、计算机使用总线构造的主要长处是便于实现积木化，同时： (C)减少了信息传输量提升了信息传输的速度减少了信息传输线的条数加重了 CPU 的工作量3、系统总线中地点线的功能是： (D)选择主存单元地点选择进行信息传输的设施选择外存地点指定主存和 I/O 设施接口电路的地点96004、采纳串行接口进行