EDA设计-电子钟说明书

1、一、引言1 EDA课程设计的目的训练综合运用学过的数字电子、可编程逻辑器件等基本知识，培养独立设计比较复杂的数字逻辑的能力。通过课程设计，力争掌握使用EDA（电子设计自动化）工具设计数字逻辑的方法，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程，为以后进行工程实际问题的研究打下坚实的设计基础。 2 EDA课程设计使用的软硬件平台设计工作建立在硬件和软件两个平台的基础上。硬件平台是实验室提供的MCU/CPLD开发实验仪。实验仪上的可编程逻辑器件可保证在一片芯片上设计出题目要求的数字电路。软件平台是ALTERA公司的MAX+PLUSII。3 EDA课程设计的基本方法采用可编程逻辑器件进行设计

2、，在微机上进行原理图或程序的输入、编译和软件仿真，满足设计要求后，再进行下载和硬件实验。如硬件实验结果不满足要求，需要修改设计，直到满足要求为止。二、EDA设计任务书设计一个时钟，从0时0分0秒计时到9时59分59秒，时间在5个七段LED数码管上显示，并且这个电子钟还具有校时功能和清零功能。用MAX+PLUSII的图形编辑和AHDL语言编辑来设计相关电路，并进行相关的仿真，并下载到实验板上演示现象，若现象不满足预期的效果，对电路进行调试，直到满足预期的现象，实现上述功能。三、系统设计方案论证1 系统设计的总体思路实验板上晶振的频率为1MHz，而时钟的秒位计数器需要1Hz的信号触发它计数，因此需

3、要对实验板上晶振提供的1MHz的信号进行10的六次方分频得到1Hz的信号。秒的个位计数用十进制计数器（74160）计数，由1Hz的信号触发计数；秒的十位计数用六进制计数器（d_6counter）计数，由秒各位计数器的进位信号触发计数；分的个位由十进制计数器计数，由秒十位计数器的进位信号触发计数；分的十位由六进制计数器计数，由分个位计数器的进位信号触发计数；时位由十进制计数器计数，由分十位计数器的进位信号触发计数。用计数电路、选通电路、七段译码电路、与门和或门，可实现在某一时刻只有一个数码显示管显示相关的数字，按一定规律循环地显示每一位上的数码，译码电路输入1MHZ的时钟，频率很高，以至于人眼在

4、某一时刻感觉所有位上的数码管都在发光，这就实现了时钟每一位的显示功能。利用与门、或门和非门的基本特性，可实现时、分、秒各位上的校时清零功能。2 系统的功能框图四 各功能化模块的设计 1 计时电路设计 1.1分频电路的设计74160是模十的计数器，可对信号进行十分频，信号从74160的时钟端输入，从74160的进位端输出的信号就是输入信号的经十分频后的信号，因此6个74160按上述方式级联即实现了对输入信号的106的分频。从最后一个74160进位端输出1HZ信号，从第三个和第五个74160的进位端分别引出1KHZ和10HZ的信号。原理电路如下。分频电路完成电路对高频信号的分频，作为一个功能化模块

5、进行封装，它实现了将1MHz的信号，转换为1Hz，1kHz和10Hz的信号的功能。封装图如下。1.2 秒位计时电路的设计实验板上的晶振发出1MHz的信号，此信号经1000000分频得到1Hz的信号，这个信号可以触发秒的个位计数，秒的个位可用一个74160计数器来计时。秒个位计数器的进位输出信号可以触发秒十位计数，秒的十位应该是一个六进制计数器。用AHDL语言编写并进行封装，具体程序如下：SUBDESIGN d_6counter(en,clrn,clk: INPUT ;q2.0,co: OUTPUT;)variablecou2.0:dff; BEGINcou.clk=clk; cou.clrn=

6、clrn;if en thenif cou.q=5 then cou=0;else cou.d=cou.q+1; end if;else cou.d=cou.q; end if;q=cou.q;co=q2&q0&en;END;六进制计数器的封装：1.3 分位计时电路的设计分个位的计数器由74160组成，它由秒十位的进位信号触发计数，而分十位也是由AHDL语言编写设计成的，原理同上述秒十位计数器，它由秒个位计数器的进位信号触发计数，秒十位计数器本身的进位信号触发时个位计数器计数，原理图和级联方式与上述秒位计时电路类似，这里不再赘述。14 时位计时电路的设计时个位的计数器由7416

7、2组成，它由分十位的进位信号触发计数，原理图和级联方式与上述秒位计时电路类似，这里不再赘述。15 计时电路的整体设计计时电路由秒计时，分计时和时计时电路按上述方法级联起来，实现电子钟的走时计数功能。清零电路和校时电路也集成在这里，原理详见清零校时电路部分，对其进行封装，得到下述计数功能模块电路图。由时钟端输入10MHZ的晶振信号，由K0输入清零信号，并由SSET、MSET、HSET分别输入秒校时信号、校时信号、时校时信号。输出端为各显示位的BCD码。封装图如下：2. 扫描显示电路设计2.1 选通电路设计模五的计数器由AHDL语言编写，高速循环输出“0”“1”“2”“3”“4”这五个地址信号，这

8、计数器的输出信号作为74138三线八线译码器的地址信号输入，每一个地址信号选通一个输出端口，使它输出一个低电平的脉冲，分别将其经非门输出一个高电平脉冲，作为输出。该输出即是七段码的选通信号，也是各个七段码对应的LED管的选通信号。在同一时刻，其他位的LED以及七段译码器的输出是处于屏蔽状态的，所以在某一时刻，其实只有一个LED数码管在发光，由于由于LED闪烁的频率远高人眼能分辨的频率，所以人眼看上去是所有位的LED同时在显示。原理图如下：模五计数器的由AHDL语言编写，具体程序如下：SUBDESIGN d_5(en,clrn,clk: INPUT ;q2.0,co: OUTPUT;)varia

9、blecou2.0:dff;BEGINcou.clk=clk;cou.clrn=clrn;if en thenif cou.q=4 thencou=0;else cou.d=cou.q+1;end if;else cou.d=cou.q;end if;q=cou.q;co=q2&q0&en;END;选通电路输入1MHZ信号作为模5计数器的时钟输入，输出各LED管及七段码的循环选通信号，实现了管脚的分时复用功能，具体封装如下。2.2 七段码显示电路设计（1）七段码七段码显示电路由AHDL语言编写，具体程序如下：SUBDESIGN sev_t（D0,D1,D2,D3,en: INP

10、UT ;S6,S5,S4,S3,S2,S1,S0 : OUTPUT;)BEGIN% A,B,C,D,E,F,G%=S6,S5,S4,S3,S2,S1,S0%IF en=1 THENTABLED3,D2,D1,D0=>S6,S5,S4,S3,S2,S1,S0; 0 ,0 ,0 ,0 =>1 ,1 ,1 ,1 ,1 ,1 ,0 ; 0 ,0 ,0 ,1 =>0 ,1 ,1 ,0 ,0 ,0 ,0 ; 0 ,0 ,1 ,0 =>1 ,1 ,0 ,1 ,1 ,0 ,1 ; 0 ,0 ,1 ,1 =>1 ,1 ,1 ,1 ,0 ,0 ,1 ; 0 ,1 ,0 ,0 =>

11、;0 ,1 ,1 ,0 ,0 ,1 ,1 ; 0 ,1 ,0 ,1 =>1 ,0 ,1 ,1 ,0 ,1 ,1 ; 0 ,1 ,1 ,0 =>1 ,0 ,1 ,1 ,1 ,1 ,1 ; 0 ,1 ,1 ,1 =>1 ,1 ,1 ,0 ,0 ,0 ,0 ; 1 ,0 ,0 ,0 =>1 ,1 ,1 ,1 ,1 ,1 ,1 ; 1 ,0 ,0 ,1 =>1 ,1 ,1 ,1 ,0 ,1 ,1 ; 1 ,0 ,1 ,0 =>0 ,0 ,0 ,0 ,0 ,0 ,1 ; 1 ,0 ,1 ,1 =>0 ,0 ,0 ,0 ,0 ,0 ,1 ; 1 ,1 ,0 ,0

12、=>0 ,0 ,0 ,0 ,0 ,0 ,1 ; 1 ,1 ,0 ,1 =>0 ,0 ,0 ,0 ,0 ,0 ,1 ; 1 ,1 ,1 ,0 =>0 ,0 ,0 ,0 ,0 ,0 ,1 ;1 ,1 ,1 ,1 =>0 ,0 ,0 ,0 ,0 ,0 ,1 ; end table;ELSETABLED3,D2,D1,D0=>S6,S5,S4,S3,S2,S1,S0; 0 ,0 ,0 ,0 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 0 ,0 ,0 ,1 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 0 ,0 ,1 ,0 =>0 ,0 ,0 ,0

13、,0 ,0 ,0 ; 0 ,0 ,1 ,1 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 0 ,1 ,0 ,0 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 0 ,1 ,0 ,1 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 0 ,1 ,1 ,0 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 0 ,1 ,1 ,1 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 1 ,0 ,0 ,0 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 1 ,0 ,0 ,1 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 1 ,0 ,1 ,0 =>0 ,0 ,0

14、 ,0 ,0 ,0 ,0 ; 1 ,0 ,1 ,1 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 1 ,1 ,0 ,0 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 1 ,1 ,0 ,1 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 1 ,1 ,1 ,0 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; 1 ,1 ,1 ,1 =>0 ,0 ,0 ,0 ,0 ,0 ,0 ; end table;END IF;END;该七段码电路具有使能端，当使能端为1时，按照输入的BCD码输出对应的信号。当使能端为0时，则各位输出为零。封装图如下：（2）显示部分将各七段码的相同

15、位输出经过一个五输入或门的输出作为最终输出。由于线路繁琐将其封装。将选通电路、各位七段码电路与显示电路级联，用选通电路的五个输出信号作为选通信号，这五个输出信号分别作为五个七段译码器的使能端。五个七段码译码器的输出经过显示电路，这就保证了在某一时刻只有一个七段译码器输出是被选通的，而在这一时刻这个七段译码器所驱动的LED数码管通过动态扫描电路原理也被选通。3. 校时电路设计3.1 秒校时电路设计该电路由与门、非门及或门组合而成，或门的输出为秒个位时钟信号。当校时信号为0时打开第一个与门，1HZ信号输出给秒个位作为时钟信号。当校时信号为1时，打开第二个与门，10HZ信号输出给秒个位作为时钟信号。

16、校时时打开校时开关，秒位以10HZ的频率跳动。当达到需要的时间时，则关闭开关，计时器 按正常时钟计时。3.2分校时电路设计该电路由与门、非门及或门组合而成，或门的输出为分个位时钟信号。当校时信号为0时打开第一个与门，秒十位进位信号输出给分个位作为时钟信号。当校时信号为1时，打开第二个与门，1HZ信号输出给分个位作为时钟信号。校时时打开校时开关，秒位以1HZ的频率跳动。当达到需要的时间时，则关闭开关，计时器按正常时钟计时。3.2时校时电路设计与分校时电路原理相同，这里不再赘述。4 清零电路设计将清零信号分别接入各个计数器清零端，当清零信号为1时正常计时。清零信号为0时，则可实现同步清零。5 小数点设计在时位及分个位加小数点以示区分。将LED3和LED5的选通信号相或作为小数点的输出，当时位和分位选通时，小数点发光。五、实验过程1、根据上述原理用AHDL语言或图形编辑编写软件并仿真。2、保存文件:保存为电子钟.gdf。3指定设计器件：MAX7000S系列的EPM7128SLC84-6。 4引入相关的芯片、输入输出脚并命名。5保存并检查除错。6保存并编译：产生要烧