实验五、时序逻辑电路仿真实验_第1页
实验五、时序逻辑电路仿真实验_第2页
实验五、时序逻辑电路仿真实验_第3页
实验五、时序逻辑电路仿真实验_第4页
实验五、时序逻辑电路仿真实验_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验五、时序逻辑电路仿真实验 实验目的:1、掌握常用触发器的逻辑功能和时序特性。2、掌握利用 Multisim 仿真软件进行时序逻辑电路仿真分析的一般方法。3、掌握计数器的工作原理 ,掌握中规模集成计数器的逻辑功能及应用。4、掌握计数器的级联方法,并会用中规模集成计数器设计任意进制的计数器。实验内容:一、 JK 触发器逻辑功能仿真实验1、异步置位 (PR和异步复位 (CLR功能测试 2.5 VJK 触发器测试 2、 2.5 V 二、 D 触发器逻辑功能仿真实验(选作在仿真工作区搭建下图仿真电路 , 根据输出端的状态和逻辑分析仪输出的触发器工作 波形,分析 D 触发器逻辑功能。CPQQ'

2、 三、集成计数器应用设计仿真实验 1、采用集成同步十进制计数器 74LS160,与非门 74LS00D ,一个带译码的显 示数码管 DCD_HEX,分别用反馈清零法和置数法设计设计模为 7的计数 器, 并且接上逻辑分析仪, 便于观察时序逻辑。 比较两种电路计数的异同。 2、采用两片集成同步十进制计数器 74LS160级联设计一个 24进制的加法计 数器。 要求使用串行进位的方式和并行进位的方式两种方法分别设计, 输 出用带译码的显示数码管 DCD_HEX显示。 3、 用二进制同步计数器 74LS161两个,逻辑门若干,要求将 1KHZ 的信号分 别 10分频、 100分频,并用逻辑分析仪显示原始信号和各分频信号。 (计 数器应

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论