基于双CPU的实时光电图像识别系统

1、    基于双CPU的实时光电图像识别系统    基于双CPU的实时光电图像识别系统    类别：单片机/DSP                              &nbsp

2、来源：单片机及嵌入式系统应用 作者：刘景琳 陈燕东 孟志强        &nbsp摘要 提出并设计一种新型的基于双CPU技术的光电图像识别系统，该系统主要由目标图像采集与处理模块、光电相关联合变换模块以及自动识别模块组成。采用TMS320C6416与FPGA完成目标图像的采集与处理采用ARM9处理器S3C2440完成对相关功率谱的采集与目标图像识别。与传统光电图像识别系统相比，该系统实时性和精度更高，并可实现智能化和网络化。        &am

3、p;nbsp关键词 图像识剐 光电图像处理TMS320C6416 S3C2440 自动识别模块         &nbsp引 言   &nbsp光电混合模式识别以其高速并行处理和无串扰的优点成为实现模式识别实用化和实时化的重要途径，其在目标识别、指纹识别、光纤检测、工业零件识别、汽车牌照识别等领域得到了广泛的研究和应用12，并取得了很好的识别效果。   &nbsp但在实际应用中，待识别的目标图像需要经过图像预处理和畸变处理等操作。针对图像的实

4、时处理要求，本文将联合变换相关识别系统与数字信号处理中的双CPU技术相结合，采用“FPGA+DSP+ARM”架构，研究与设计一种新型的光电混合图像识别系统。利用TMS320C6416与FPGA完成目标图像的采集与处理，利用ARM9处理器S3C2440完成对相关功率谱的采集与目标图像识别，从而实现畸变不变模式识别的快速和准确性。并实现了该系统的智能化和网络化。   &nbsp该光电混合图像识别系统每秒能处理25帧图像，可实现真正的动态图像识别，因而对图像识别有很好的实用性。       &

5、amp;nbsp1 光电混合图像识别系统   &nbsp光电混合图像识别系统是基于光电混合联合变换相关器的一种系统，本文提出并设计的光电混合图像识别系统的结构框图如图1所示。             &nbspARM9处理器S3C2440与DSP间为主从方式，DSP与FPGA问也为主从方式。由DSP和FPGA组成的目标图像采集与处理模块，将待识别的目标通过摄像头1传输到DSP中，DSP完成对目标图像的预处理和畸变处理等处理过程。然后，DSP

6、将处理后的目标图像和参考图像构成的联合输入图像实时输出到液晶电视上，联合图像经过激光光束的照射后，经傅里叶变换透镜3后，形成联合图像傅里叶频谱。该频谱经低通滤波后，得到所需的中心频谱3，并通过摄像头2接收进入ARM9处理器S3C2440，来完成图像频谱的振幅调制及傅里叶逆变换的处理，得到所需互相关结果。由于真目标互相关信号较强，假目标的互相关信号很弱，可以通过设定阈值来判断真假目标图像，即当相关结果大于阈值时，识为真目标，小于阈值时，识为假目标。当判为假目标时，通过通信接口控制DSP继续进行图像采集与处理，实现下一个目标的图像识别，直至判别出真目标。   

7、0;    &nbsp2 系统设计   &nbsp该光电图像识别系统主要由目标图像采集与处理模块、光电相关联合变换模块以及自动识别模块组成，采用TMS320c6416DSP与FPGA来完成目标图像的采集与处理，采用ARM9处理器S3C2440来完成对相关功率谱的采集与目标图像识别。       &nbsp21 TMS320C6416   &nbspC64x是TI公司推出C6000系列DSP中的最新成员，采

8、用了VelociTI12结构，其主要在内部CPU功能单元、通用寄存器组及其数据通路等方面进行了较大的改进。C64x具有8个相互独立的功能单元，其中包含6个支持单周期内单32位、双16位或4个8位数据操作的算术逻辑单元，以及2个支持单周期双16×16位或4个8×8位数据操作的乘法器；内部CPU的通用寄存器组含有32个32位寄存器，支持8位和64位定点数据，并且寄存器A0也可用作条件寄存器；通用寄存器组内部有两条交叉通路，且都可以通过交叉通路访问另一侧的寄存器组；C64x还能够利用非排列的存取指令访问任意字节边界的字或双字。   &nbsp

9、与C62x相比，C64x平均每条指令在每个时钟周期内的运算能力增加了7.6倍。由于C64x支持双16位和8位数据以及时钟频率的提高，使得其图像处理能力比C62x提高了15倍左右。C64x为程序和地址两级片内存储器结构。一级存储器由程序(L1P)和数据(L1D)缓存组成。其中L1P为512组32B的16KB直接映像式缓存，L1D为128组64B的16KB两路组相联式缓存。C64x具有与C621x、C67lx不同的存储体结构，其存储体位于32位边界，因此对于相同存储体访问时，地址总线的3LSBs相同。另外，C64x具有丰富的外设资源，其中包括：64通道的增强型存储器直接存取(EDMA)控制器；64

10、位16位数据总线的外部存储器接口EMIFAEMIFB；33MHz、32位PCI接口和针对异步传输模式的UTOPLA接口；16位或32位主机端接口；3个多通道缓冲串行口等。   &nbsp内部结构的改进、并行处理能力的提高及丰富的外设资源，使得C64x在图像处理领域具有巨大的开发潜力。为提高系统实时性能，本文采用主频400 MHz的TMS320C6416GLZ作为目标图像处理单元来设计该识别系统。       &nbsp22 目标图像采集与处理模块   

11、;&nbsp该模块主要由DSP处理器TMS320C6416和FPGA来实现，DSP和FPGA之间采用主从方式。其中，DSP主要完成对目标图像的处理及控制FPGA采样信号的启动。FPGA则完成对目标图像的采样控制过程，其硬件结构图如图2所示。             &nbsp由摄像头拍摄到的图像首先进行信号调理，即对图像进行嵌位、锬相、放大以及同步信号分离。然后，由DSP启动对图像信号的采样，即控制FPGA进行图像的采样，同时通过中断查询方式(FTNT)，监控FPGA发

12、出的采样完成信号。   &nbsp采用TI公司的TLC5510芯片来进行高速AD采样。TLC5510为5V电源、8位、20Msps的高速并行ADC，最大量程为2V。为了达到实时处理的目的，本系统只采集灰度图像，CCD图像的帧频为30Hz，帧图像分辨率为512×512像素，每个像素点8位量化。   &nbspFPGA在行(HS)、场(VS)同步信号和时钟信号的驱动下，产生AD采样的控制信号来控制采样过程，同时，FPGA提供存储器地址及片选与读写控制信号，数字信号按照该地址并在RAM_W有效时，写入FPGA存储器

13、RAM中，为图像预处理作好准备。   &nbsp采样完成后，FPGA产生外部中断，向DSP发出中断请求，DSP进入中断处理：FPGA提供RAM的地址信号，并在RAM_R有效时，DSP将RAM中的采样数据以EDMA方式读至同步动态存储器SDRAM中。SDRAM为4balaks×512 kb×32b，时钟主频为166 MHz，这样就保证了工作时所需的存储容量和实时性的要求。数据传输完毕，DSP启动FPGA进行下一帧图像的采样，FPGA再次进入采样控制处理过程，DSP则对目标图像数据进行预处理和畸变等处理。   

14、&nbsp在完成对目标图像的数据处理后，DSP将处理后目标图像和存储在ROM中的参考图像构成的联合输入图像实时输出到液晶电视上的约定区域内，以便进行光信息处理。       &nbsp23 自动识别模块   &nbsp自动识别模块采用三星公司ARM处理器S3C2440来完成。S3C2440处理器是基于ARM920T内核的32位RISC嵌入式芯片。该ARM内核的CPU主频最高可达533MHz，此处使用499MHz，它除了集成3个串口、SD卡控制器、USB Host控制器、L

15、CD控制器、Nand Flash控制器以及实时时钟外，还增添了工业控制总线(CAN)、Camera控制器(数码摄像机接口)、PCMCIA接口(可接无线网卡或调制解调器及其他外设)。另外，用1个96针总线插槽引出CPU的局部总线，可外接其他总线设备并与多方通信。目前，S3C2440已被广泛应用于工业控制、多媒体处理、消费类电子及网络通信等领域。   &nbspS3C2440处理器的接口框图如图3所示。S3C2440内置Camera控制器，并支持最大为4096×4096像素的图像输入，因此本系统对联合频谱图像的获取选用130万像素摄像头进行视频采集与

16、传输，通过Catnera控制器完成对频谱图像的数据转换与存储，然后对频谱进行振幅调制和傅里叶反变换，得到互相关结果，从而进行判别与处理。   &nbsp图3中，64MB NAND Flash采用三星的。K9F1208，用于存放应用程序；2MB的NOR Flash采用AMD的AM29LV160DB，用于存放Bootloader及Kernel；64MBSDRAM采用现代的HY57V561620；32KB FRAM(铁电存储器)，减少对Flash的频繁操作，延长Flash寿命，同时防止掉电时数据丢失。      

17、       &nbspS3C2440作为主控处理器，还负责与上位机进行通信，并可通过网卡与Internet进行互联，实现该系统的智能化与网络化。另外，还可通过USB接口进行数据的存取。       &nbsp2.4 系统软件主流程   &nbsp该光电混合图像识别系统工作主流程如图4所示。ARM和DSP在完成初始化后，通过HPI口加载DSP程序并通过中断激活DSP运行；DSP在工作后启动FPGA，FPGA控制AD采样芯片进行实时图像采集。             &nbsp3 结