版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领
文档简介
1、实验报告实验中心实验教学中心专业年级2010级测控技术与仪器实验课程数字电路实验姓 名实验名称计数器的设计学 号提交日期2012.6.2成 绩一、实验目的1掌握计数器的逻辑功能和应用方法。2掌握应用Quartus II 软件完成数字系统自动化设计的基本方法与流程。二、实验设备GW48系列SOPC/EDA实验开发系统实验箱 一台 计算机 一台三、实验原理1.（一） 设计输入1）图形输入：原理图输入、状态图输入、波形图输入 2）HDL文本输入：将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。硬件描述语言 硬件描述语言VHDL和VerilogHDL
2、在现在EDA设计中使用最多，也拥有几乎所有的主流EDA工具的支持。VHDL在电子设计领域得到了广泛应用。能将以VHDL语言描述数字系统的程序“翻译”成数字电路结构图文件的软件工具为VHDL综合器。 （二）适配（三）时序仿真与功能仿真（四）编程下载(五)硬件测试 四、实验内容1、在实验系统上实现由74LS161和门电路构成的12进制加法计数器。2、基于一般模型的十进制计数器设计，CNT10的程序如下：3、基于LPM（参数可设置模型库）的计数器设计。 四、实验结果 1. 由74LS161和门电路构成的12进制加法计数器。（1）逻辑电路图 （反馈置数法） （2）.编译结果图（3）.输入时候的波形仿真
3、图（4）.运行后的波形仿真图,Timing仿真情况 图3-5Timing波形仿真图（5）.引脚锁定图（6）. 程序下载2、基于一般模型的十进制计数器设计（1）逻辑电路图（2）.编译结果图（3）.输入时候的波形仿真图（4）.运行后的波形仿真图,Timing仿真情况（5）.引脚锁定图（6）. 程序下载3、基于LPM（参数可设置模型库）的计数器设计。（1）逻辑电路图（2）.编译结果图（3）.输入时候的波形仿真图（4）.运行后的波形仿真图,Timing仿真情况五、实验小结1掌握计数器的逻辑功能和应用方法，还有应用Quartus II 软件完成数字系统自动化设计的基本方法与流程。 2.明白了能把书本上学到的知识实践出来，是很大的进步，进一步巩固了自己所学的知识。3.还有最重要的一点就是，通过本次试验让我熟悉了应用Q
温馨提示
- 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
评论
0/150
提交评论