DSP存储器接口电路讲座_第1页
DSP存储器接口电路讲座_第2页
DSP存储器接口电路讲座_第3页
DSP存储器接口电路讲座_第4页
DSP存储器接口电路讲座_第5页
已阅读5页,还剩21页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、DSP存储器接口电路讲座存储器接口电路设计概述存储器接口电路设计概述 DSPDSP存储器接口电路设计是存储器接口电路设计是DSPDSP系统设计的系统设计的重要内容,其主要包括重要内容,其主要包括RAMRAM和和ROMROM。RAMRAM又分又分为为SRAMSRAM和和DRAMDRAM等。等。 首先让我们简单回顾一下首先让我们简单回顾一下ADSP 21160MADSP 21160M处理处理器存储器的空间划分情况器存储器的空间划分情况 存储器接口电路设计概述存储器接口电路设计概述 ADSP 21160MADSP 21160M处理器存储器的空间是由那三处理器存储器的空间是由那三部分组成的?部分组成的

2、?存储器接口电路设计概述存储器接口电路设计概述ADSP 21160MADSP 21160M处理器存储器的空间是由处理器存储器的空间是由: :1.1.内部存储空间:内部存储空间:SRAM+SRAM+存储器映射寄存器;存储器映射寄存器;2.2.多处理器存储空间:多片多处理器存储空间:多片DSPDSP系统中,与其系统中,与其他他DSPDSP相对应的内部存储器空间;相对应的内部存储器空间;3.3.外部存储空间:是与外部存储空间:是与DSPDSP相连接的片外存储相连接的片外存储器和存储器映射的器和存储器映射的I/OI/O设备对应的存储空间;设备对应的存储空间;ADSP 21160ADSP 21160外部

3、存储空间外部存储空间 ADSP 21160外部存储空间的开始地址?外部存储空间的开始地址? 有分组区的各个区间受哪几个引脚控制?有分组区的各个区间受哪几个引脚控制? 这几个引脚控制所控制的块大小通过哪个这几个引脚控制所控制的块大小通过哪个寄存器控制?寄存器控制? 计算各块大小的公式是什么?各块大小是计算各块大小的公式是什么?各块大小是否相等?否相等?ADSP21160ADSP21160外部存储器接口信号表外部存储器接口信号表1 1ADSP21160ADSP21160外部存储器接口信号表外部存储器接口信号表2 2美国ADI公司的网址ADSP21160芯片的参考文献 /processors/sha

4、rc/ ADSP21160 SHARC DSP Hardware Reference. Analog Devices Inc. ADSP21160 SHARC DSP Instruction Set Reference. Analog Devices Inc. ADSP-21160M SHARC DSP Data Sheet VisualDSP+ Release 4.5 for the SHARC 1. EPROM1. EPROM接口的设计接口的设计 ROMROM主要分为主要分为EPROMEPROM,FLASH ROMFLASH ROM等,上述等,上述ROMROM主要是用于程序加载。主要是用于

5、程序加载。 DSPDSP内部通常只有内部通常只有RAMRAM没有没有ROMROM,因此不能将,因此不能将应用程序和数据直接存放在应用程序和数据直接存放在DSPDSP内部,这就内部,这就需要我们进行外接需要我们进行外接EPROMEPROM。EPROMEPROM接口的设计接口的设计 在系统上电时,需通过加载操作将应用程在系统上电时,需通过加载操作将应用程序载入到序载入到DSPDSP内部执行内部执行DSP芯片EPROM芯片在系统上电时加载1.1 EPROM1.1 EPROM的选择的选择 EPROMEPROM的衡量指标通常是速度和容量的衡量指标通常是速度和容量 以下以以下以Tiger SHARCTig

6、er SHARC公布的资料为例:在公布的资料为例:在EPROMEPROM加载程序时,每加载程序时,每1616个核时钟读一个字个核时钟读一个字节,如果节,如果DSPDSP工作于工作于250MHz250MHz,那么读一个字,那么读一个字节的周期是节的周期是64ns64ns,这就要求,这就要求DSPDSP所接所接EPROMEPROM的访问速度应快于的访问速度应快于64ns64ns。容量则根据具体设计任务要求选取容量则根据具体设计任务要求选取1.2 EPROM1.2 EPROM接口设计举例接口设计举例 刘书明书上给出了一个刘书明书上给出了一个ADSP21ADSP21与与AM27C080AM27C080

7、接口设计的一个例子,该接口设计的一个例子,该EPROMEPROM芯片是芯片是AtmelAtmel公司公司生产的一种紫外线擦除、可编程的只读存储器,生产的一种紫外线擦除、可编程的只读存储器,采用采用CMOSCMOS工艺生产,存储容量为工艺生产,存储容量为1Mbit1Mbit,采用单一,采用单一的的5V5V电源供电,三态输出与电源供电,三态输出与TTLTTL电平兼容,双列电平兼容,双列直插封装。直插封装。 从下一页的图中可以看出其主要控制信号有:从下一页的图中可以看出其主要控制信号有: 这里要提醒的是:这里要提醒的是:DSPDSP这这8 8位数据线的选择要位数据线的选择要根据所采用的根据所采用的D

8、SPDSP型号的不同而不同,比如说型号的不同而不同,比如说如果采用如果采用ADSP21160MADSP21160M,用的是,用的是D3932AM27C080AM27C080与与DSPDSP接口连接接口连接ADDR0-19DATA16-23BMSRD*EPROMEPROM接口中接口中/BMS/BMS、EBOOTEBOOT和和LBOOTLBOOT引脚的连接引脚的连接在在VisualDSP中中EPROM加载的设置方法加载的设置方法工程选项中的LOAD标签设置图2. DSP2. DSP与双口与双口RAMRAM接口设计接口设计 在工业控制领域常常采用上、下级结构的控在工业控制领域常常采用上、下级结构的控

9、制系统,如在开放式数控系统中采用工业制系统,如在开放式数控系统中采用工业PCPC作为上层管理、控制机,而用以作为上层管理、控制机,而用以DSPDSP为核心为核心的运动控制器作为下级机实现实时的插补和的运动控制器作为下级机实现实时的插补和运动规划,完成闭环或半闭环控制。运动规划,完成闭环或半闭环控制。 由于上下级机之间要实时交换大量的数据,由于上下级机之间要实时交换大量的数据,此时采用双端口此时采用双端口RAMRAM作为作为中介是最合适作为作为中介是最合适的选择。的选择。上、下级结构的控制系统上、下级结构的控制系统双端口RAM典型结构图IDT7024IDT7024双端口静态双端口静态RAMRAM

10、简介简介 IDT7024IDT7024是是IDTIDT公司研制的高速公司研制的高速4K4K1616位字双端口位字双端口静态静态RAMRAM,PGA84PGA84封装形式,其典型功耗为封装形式,其典型功耗为750 mw750 mw,最大存取时间为:军用最大存取时间为:军用202025253535555570 ns;70 ns;工业级工业级55 ns55 ns;商业级;商业级1515171720202525353555ns55ns。 双口双口RAMRAM的核心是存储器阵列,其左右两边各自有的核心是存储器阵列,其左右两边各自有独立的总线和控制信号,即使两个系统间有较大独立的总线和控制信号,即使两个系统间有较大的数据吞吐率差异,也能很好地适配,因而可被的数据吞吐率差异,也能很好地适配,因而可被两个外部端口共用。位于两端的处理器通过共享两个外部端口共用。位于两端的处理器通过共享存储器阵列实现处理器之问的数据交换。存储器阵列实现处理器之问的数据交换。 DSPDSP和和PCPC机与机与IDT7024IDT7024进行接口举例进行接口举例DSPDSP和和PCPC机与机与IDT7024IDT7024进行接口举例进行接口举例ADSP21160外部口数据字对齐方式ADSP21160和双口RAM之间的接线图MS

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论