专用集成电路实验报告(共15页)

1、精选优质文档-倾情为你奉上实验3/4 反相器的特性 姓名： 学号： 班级： 指导老师：1、实验目的1.了解反相器的电路结构和版图结构。2.理解反相器的开关阈值。3.理解反相器延时与电源和器件尺寸的关系。4.理解反相器链的延时与器件尺寸的关系。2、实验内容1. 画出一个双阱工艺反相器的版图示意图（不严格要求尺寸和比例关系，画出阱、扩散区、多晶栅极、栅接触孔、源极漏极接触孔、金属即可）。2. 一个0.25um工艺的反相器，NMOS管的尺寸为L = 0.250um，W = 0.375um；PMOS管的尺寸为L = 0.250um，W = 1.125um。a) 电源为2.5V，从0到2.5V扫描输入电

2、压vin，观察输出电压vout，找到开关阈值；b) 仅修改PMOS管的W = 2.750um，找到此时的开关阈值；c) 恢复PMOS管尺寸W = 1.125um，电源分别为2.5V、1.5V、1V，观察和（50%到50%）；d) 修改PMOS管的W = 0.750um，电源为2.5V，观察和（50%到50%）。3. 四个反相器级联，所有的NMOS管的尺寸为L = 0.250um，W = 0.375um；所有的PMOS管的L = 0.250um；电源为2.5V。a) 第一个反相器的PMOS管W = 1.125um，第二个反相器的PMOS管W = 1.875um，第三个反相器的PMOS管W = 3

3、.000um，第四个反相器的PMOS管W = 5.250um；b) 四个反相器的PMOS管均为W = 1.125um；c) 四个反相器的PMOS管均为W = 1.875um；d) 四个反相器的PMOS管均为W = 3.000um；观察四种情况下反相器链的和。1、 双阱工艺反相器的版图示意图双阱工艺反相器的版图示意图如图1.1所示图1.1二、单个反相器2.1 电源为2.5V，从0到2.5V，仿真图形如图2.1图2.1从图2.1可以看出在上述条件下的开关阈值大约为：1.25V2.2 修改PMOS管的W = 2.750um，其他条件保持不变，此时的仿真波形如图2.2.图2.2从图2.2可以看出在上述

4、条件下的开关阈值为1.42V2.3 恢复PMOS管尺寸W = 1.125um，电源分别为2.5V、1.5V、1V，此时的仿真波形分别如图2.3，图2.4以及图2.5，其和分别如图中的箭头所示。图2.3图2.4图2.52.4 修改PMOS管的W = 0.750um，电源为2.5V，此时的仿真波形如图2.6图2.6三、四个反相器级联3.1 第一个反相器的PMOS管W = 1.125um，第二个反相器的PMOS管W = 1.875um，第三个反相器的PMOS管W = 3.000um，第四个反相器的PMOS管W = 5.250um，其实仿真图形如图3.1图3.13.2 四个反相器的PMOS管均为W =

5、 1.125um，此时的仿真波形如图3.2图 3.23.3 四个反相器的PMOS管均为W = 1.875um，此时的仿真波形如图3.3图 3.33.4 四个反相器的PMOS管均为W = 3.000um，此时的仿真波形如图3.4图3.4四、结论 从图3.1到图3.4可以看出，随着工艺尺寸的减小，反相器的延时也随之变小。对比单个反相器和四个反相器级联的情况我们可以发现，输出电压跳变变得陡峭，其和也比单个反相器要长。同时可以看出，随着电压的下降，其和也随之增大。附录1、 单个反相器的程序*YBZC.LIB cmos25_level49.txt TT*.MODEL n1 NMOS LEVEL=3 TH

6、ETA=0.4 .*.MODEL p1 PMOS LEVEL=3 .VDD VDD 0 2.5*VPULSE VIN 0 PULSE 0 5 2N 2N 2N 98N 200N*VSIN VIN 0 SIN(0 2.5 1xHZ)VIN VIN 0 0VGND GND 0 0M1 VOUT VIN VDD VDD pMOS L=0.25U W=1.125UM2 VOUT VIN GND GND nMOS L=0.25U W=0.375U.DC VIN 0 2.5 0.1*.TRAN 1N 0.25U.OPTION POST=PROBE.PROBE V(VIN) V(VOUT).END 说明：根

7、据题目要求不同，只需修改上诉参数的值即可二、四个反相器级联的程序*YBZC*.MODEL n1 NMOS LEVEL=3 THETA=0.4 .*.MODEL p1 PMOS LEVEL=3 .*.PARAM WN=2U WP=2U LP=2U LN=2U.LIB cmos25_level49.txt TTVDD VDD 0 2.5*VPULSE VIN 0 PULSE 0 5 2N 2N 2N 98N 200N*VSIN VIN 0 SIN(0 2.5 1xHZ)VIN VIN 0 0VGND GND 0 0M1 VOUT1 VIN VDD VDD pMOS L=0.25U W=1.125UM2 VOUT1 VIN GND GND nMOS L=0.25U W=0.375UM3 VOUT2 VOUT1 VDD VDD pMOS L=0.25U W=1.125UM4 VOUT2 VOUT1 GND GND nMOS L=0.25U W=0.375UM5 VOUT3 VOUT2 VDD VDD pMOS L=0.25U W=1.125UM6 VOUT3 VOUT2 GND GND nMOS L=0.25U W=0.375UM7 VOUT VOUT3 VDD VDD pMOS L=0.25U W=1.125UM8 VOUT VOUT3 GND GND nMOS