可编程逻辑器件

1、第八章 可编程逻辑器件第八章第八章 可编程逻辑器件可编程逻辑器件可编程逻辑器件可编程逻辑器件 ( Programmable Logic Device ) 简称简称PLD，是一种通用大规模集成电路，用于，是一种通用大规模集成电路，用于LSI和和VLSI设计中，设计中，采用软件和硬件相结合的方法设计所需功能的数字系统。采用软件和硬件相结合的方法设计所需功能的数字系统。PLD的优点：价格较便宜，操作简便，修改方便的优点：价格较便宜，操作简便，修改方便PLD的分类：的分类：根据有无寄存功能：根据有无寄存功能： 可编程组合逻辑器件可编程组合逻辑器件 可编程时序逻辑器件。可编程时序逻辑器件。按内部电路组成

2、：按内部电路组成： PLA（可编程逻辑阵列）（可编程逻辑阵列） PGA（可编程门阵列）（可编程门阵列）按编程方式：按编程方式： 熔丝编程熔丝编程 光擦编程光擦编程 电擦编程电擦编程 在线编程在线编程可擦除可擦除PLA和可擦除和可擦除PGA统称为可擦除统称为可擦除PLD简称简称EPLD8.1 可编程逻辑阵列可编程逻辑阵列 PLA （Programmable Logic Array）与阵列输出与阵列输出 + 或阵列输出或阵列输出 任一逻辑函数都可用任一逻辑函数都可用“与或与或”式表示，即任何逻辑函数都可以式表示，即任何逻辑函数都可以用一个与门阵列与一个或门阵列来实现。用一个与门阵列与一个或门阵列来

3、实现。由与阵列和或阵列组成的电路叫做逻辑阵列由与阵列和或阵列组成的电路叫做逻辑阵列LA 固定固定LA ROM（不可编程）（不可编程）逻辑阵列逻辑阵列LA PROM（或阵列可编程）（或阵列可编程） PLA PAL（与阵列可编程）（与阵列可编程） FPLA（与、或阵列皆可编程）（与、或阵列皆可编程）PLA同同PROM一样，可用熔丝编程，一样，可用熔丝编程，也可用也可用NMOS，CMOS工艺的光擦和电擦编程。工艺的光擦和电擦编程。&熔丝全保留的简化符号熔丝全保留的简化符号熔丝全保留或烧断熔丝全保留或烧断异或门异或门&11AB 1&11VCCHLLHHL8.2 现场可编程逻辑阵

4、列现场可编程逻辑阵列 FPLA （Field Programmable Logic Array）用用ROM实现逻辑函数时，地址译码器的每个输出都为一条字线，实现逻辑函数时，地址译码器的每个输出都为一条字线，不能减少。输出函数为标准的与或表达式。不能减少。输出函数为标准的与或表达式。为减小芯片面积，简化译为减小芯片面积，简化译码器，使输出函数为最简码器，使输出函数为最简的与或表达式，采用的与或表达式，采用FPLA。（见。（见例例1）FPLA与触发器配合可构与触发器配合可构成时序逻辑电路（见例成时序逻辑电路（见例2）FPLA规格用输入变量数、规格用输入变量数、与逻辑阵列的输出端数、与逻辑阵列的输出

5、端数、或逻辑阵列的输出端数三或逻辑阵列的输出端数三者的乘积表示。者的乘积表示。用户可进行一次编程，使用方便（熔丝型）；用户可进行一次编程，使用方便（熔丝型）；也可用叠栅注入也可用叠栅注入式式MOS管作为存储单元，如同管作为存储单元，如同UVEPROM例例1CBCDAFDCBAACDCABF21DCW1W2W3F1F2D2D1ENW4W7W9W10W5W6W8W11W12W14W15W13BAW04142DCW1W2W3F1F2D2D1ENW7W10W6W8W12BAW0492CBCDAFDCBAACDCABF21472DCW1W2W3F1F2D2D1ENW4W5W7BAW6例例2用用FPLA与

6、与D触发器实现触发器实现8421BCD计数器计数器8.4.2.1BCD 计计 数数 器器 状状 态态 表表 现现 在在 状状 态态 下下 一一 个个 状状 态态 （ D 输输 入入 ） 十十 进进制制 QD QC QB QA QD (DD) QC(DC) QB(DB) QA(DA) 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 1 0 2 0 0 1 0 0 0 1 1 3 0 0 1 1 0 1 0 0 4 0 1 0 0 0 1 0 1 5 0 1 0 1 0 1 1 0 6 0 1 1 0 0 1 1 1 7 0 1 1 1 1 0 0 0 8 1 0 0 0 1 0

7、0 1 9 1 0 0 1 0 0 0 0 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 画出卡诺图画出卡诺图 QBQAQDQC00011110000000010010111010 QBQAQDQC00011110000010011101111000 QBQAQDQC0 00 11 11 00 001010 101011 11 000 QBQAQDQC0 00 11 11 00 010010 110011 11 010ABCADDnDQQQQQQD1ABCBCACCnCQQQQQQQQD1ABABDBnBQQ

8、QQQQD1AAnAQQD1ABCADQQQWQQW21ABCACBCQQQWQQWQQW543ABDABQQQWQQW76AQW8阵列图阵列图484QAW1W2W3W4W5W7W6W8DDDDQBQCQDCPR双极型双极型PAL：熔断法：熔断法CMOSPAL：可多次擦除（紫外线擦除）：可多次擦除（紫外线擦除）PAL和触发器可构成时序电路和触发器可构成时序电路8.3 可编程阵列逻辑可编程阵列逻辑 （Programmable Array Logic，PAL） PAL的基本组成包括：输入互补缓冲的基本组成包括：输入互补缓冲;可编程与阵列；可编程与阵列；固定或阵列；特定的输出电路固定或阵列；特定的输

9、出电路;尚未编程之前，与逻辑阵列的所有交叉点均有熔丝接尚未编程之前，与逻辑阵列的所有交叉点均有熔丝接通。编程即是将有用的熔丝保留，无用的熔丝熔断。通。编程即是将有用的熔丝保留，无用的熔丝熔断。P A L ， P L A和和R O M的的 比比 较较与与 阵阵或或 阵阵P A L可可 编编不不 可可 编编P L A可可 编编可可 编编R O M不不 可可 编编可可 编编一、一、PAL的基本电路结构的基本电路结构最简单的最简单的PAL电路结构形式，包含一个可编程的与逻辑阵列电路结构形式，包含一个可编程的与逻辑阵列和一个固定的或逻辑阵列。和一个固定的或逻辑阵列。编程后的编程后的PAL电路电路2121

10、3212134143322124214314323211IIIIYIIIIYIIIIIIIIYIIIIIIIIIIIIY二、二、PAL的几种输出电路结构和反馈形式的几种输出电路结构和反馈形式1. 专用输出结构：输出端是与或门，与或非门或者互补输出结构，专用输出结构：输出端是与或门，与或非门或者互补输出结构，即所有设置的输出端只能作输出用。有即所有设置的输出端只能作输出用。有PAL10H8、PAL14H4、PAL10L8、PAL14L4、PAL16C1等。等。2. 可编程输入可编程输入/输出结构：输出结构：PAL16L8、PAL20L10等等3. 寄存器输出结构：寄存器输出结构：输出三态缓冲（由

11、与逻辑阵列控制）输出三态缓冲（由与逻辑阵列控制）输出信号互补反馈到与逻辑阵列中输出信号互补反馈到与逻辑阵列中用途：产生复杂的组合逻辑函数用途：产生复杂的组合逻辑函数 在输出端插入在输出端插入D触发器阵列触发器阵列状态及输出均互补反馈到与逻辑阵列中状态及输出均互补反馈到与逻辑阵列中输出三态缓冲由公共控制线控制输出三态缓冲由公共控制线控制用途：组成各类时序逻辑电路用途：组成各类时序逻辑电路5. 运算选通输出结构运算选通输出结构4. 异或输出结构异或输出结构PAL规格：规格：PAL-输入量输入量-结构结构-输出量输出量例：例：PAL14H4 14输入输入 4输出输出 输出正变量输出正变量 专用输出结

12、构专用输出结构 PAL16R4 16输入输入 4输出输出 输出反变量输出反变量 寄存器输出结构寄存器输出结构应用举例：应用举例： 专用输出结构专用输出结构-实现组合逻辑实现组合逻辑设计要点：设计要点：计算输出逻辑的最简与或式计算输出逻辑的最简与或式选择选择PAL器件：器件：输入端输入端 输出端输出端 每个输出所含与项数量每个输出所含与项数量进行相应编程连接，去除未使用的与门进行相应编程连接，去除未使用的与门寄存器输出结构寄存器输出结构-实现时序逻辑实现时序逻辑设计要点：设计要点：计算各状态方程（驱动方程）的最简与或式计算各状态方程（驱动方程）的最简与或式选择选择PAL器件：器件：输入端输入端

13、输出端输出端 每个输出所含与项数量每个输出所含与项数量触发器数量触发器数量进行相应编程连接，去除未使用的与门进行相应编程连接，去除未使用的与门三、三、PALPAL的应用的应用例例1：用：用PAL器件设计一个数值判别电路。要求判断器件设计一个数值判别电路。要求判断4位二进制数位二进制数DCBA的的大小属于大小属于05、6 10、11 15三个区间的哪一个之内。三个区间的哪一个之内。DBADCYACDBCDCBDYBDCDY210三、三、PALPAL的应用的应用例例1：用：用PAL器件设计一个数值判别电路。要求判断器件设计一个数值判别电路。要求判断4位二进制数位二进制数DCBA的的大小属于大小属于

14、05、6 10、11 15三个区间的哪一个之内。三个区间的哪一个之内。十进制数十进制数二进制数二进制数Y0Y1Y2DCBA00000100100011002001010030011100401001005010110060110010701110108100001091001010101010010111011001121100001例2 用PAL设计一个4位循环码计数器，并要求所设计的计数器具有置零和对输出进行三态控制的功能。CPY3Y2Y1Y0CQ3Q2Q1Q0C0000001111110001011101200110110013001001101140110010011501110100

15、0160101010101701000101118110000011191101000101101111000001111110000011121010001011131011001001根据上表画出根据上表画出4个触发器次态的卡诺图，化简后个触发器次态的卡诺图，化简后8.4 通用阵列逻辑通用阵列逻辑 GAL（General Array Logic）GAL是第二代的是第二代的PAL，是一种，是一种寄存寄存PLA器件器件。基本结构：输入互补缓冲基本结构：输入互补缓冲,与或阵列（可编与、固定或）与或阵列（可编与、固定或）,可编程可编程的输出电路的输出电路输出电路结构：通用宏单元输出电路结构：通用宏

16、单元OLMC（可编程）（可编程）工艺：工艺：E2CMOS擦除方式：采用电可擦除的擦除方式：采用电可擦除的CMOS制作制作特点：通用性较强，高速，低耗，使用方便特点：通用性较强，高速，低耗，使用方便GAL器件是美国器件是美国Lattice公司公司1985年首先推出的，目前主要有年首先推出的，目前主要有5种种型号：型号：GAL16V8 GAL20V8 ispGAL16Z8 ispGAL20V10 GAL39V18一、一、GAL的电路结构：的电路结构：GAL由可编程与阵列、固定或阵列、由可编程与阵列、固定或阵列、OLMC及部分输入及部分输入/输出缓输出缓冲门电路组成。实际上，冲门电路组成。实际上，G

17、AL的或阵列包含在的或阵列包含在OLMC中。中。二、输出逻辑宏单元（二、输出逻辑宏单元（OLMC）三、工作特点：三、工作特点： 8个与或项输入，可实现正个与或项输入，可实现正/反相输入（反相输入（XOR） 可选择直接输出可选择直接输出/通过通过D触发器输出（触发器输出（OMUX） 输出三态门可控：输出三态门可控：4种方式（种方式（TSMUX） 反馈输入可控：输出反馈输入可控：输出/状态状态/其他输入（其他输入（FMUX）工作模式工作模式： P.424 图图8.4.6 专用输入：三态门断开，利用反馈输入端专用输入：三态门断开，利用反馈输入端 专用组合输出：不用触发器，不反馈，三态门常通专用组合输

18、出：不用触发器，不反馈，三态门常通 组合输入组合输入/输出：不用触发器，带反馈，三态门程控输出：不用触发器，带反馈，三态门程控 寄存器输出：利用触发器，带反馈，三态门外控寄存器输出：利用触发器，带反馈，三态门外控8.5 其它可编程逻辑器件其它可编程逻辑器件可 擦 除 的 可 编 程 逻 辑 器 件 （可 擦 除 的 可 编 程 逻 辑 器 件 （ E r a s a b l e Programmable Logic Device）工艺：工艺：UVCMOS擦除方式：加电擦除方式：加电基本结构：与或阵列（可编与、可编或）基本结构：与或阵列（可编与、可编或）输出电路结构：输出电路结构：OLMC可编程

19、性优于可编程性优于GAL特点：功耗低，集成度高（几千门特点：功耗低，集成度高（几千门/片），信号传输时间短，片），信号传输时间短，可预知可预知, 成本低成本低现场可编程门阵列现场可编程门阵列FPGAFPGA（Field Programmable Field Programmable Gate ArrayGate Array）工艺：工艺：CMOS-SRAM擦除方式：与擦除方式：与SRAM相同相同基本结构：逻辑单元阵列结构（可编程）基本结构：逻辑单元阵列结构（可编程）特点：功耗低，集成度高（特点：功耗低，集成度高（3万门万门/片），片）， 信号传输时间不信号传输时间不可预知可预知结构特点：结构特点：输入输入/输出模块（输出模块（IOB）