CH3组合逻辑电路的分析和设计ppt课件

1、孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计第三章第三章 组合逻辑电路组合逻辑电路 3.1 逻辑代数的根本定律和规那么逻辑代数的根本定律和规那么3.2 逻辑函数及其描画方法逻辑函数及其描画方法3.3 逻辑函数的化简逻辑函数的化简3.4 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法 3.5 常用的组合逻辑单元电路常用的组合逻辑单元电路 3.4 单元级组合逻辑电路的设计和分析方法单元级组合逻辑电路的设计和分析方法3.7 组合逻辑电路的竞争和冒险组合逻辑电路的竞争和冒险 孔敏 Lab of CVPR of West AnHui

2、University数字电路与逻辑设计一、逻辑代数的根本定律一、逻辑代数的根本定律0-1 律律重叠律重叠律互补律互补律复原律复原律分配律分配律结合律结合律交换律交换律0 AA00 AAA 1AAA 1 AAAA 011 AAAA ABBA CBACBA CABACBA ABBA CBACBA )()(CABACBA AA 孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计ABAA BABAA ABABA )( )(ABAA )(CAABBCCAAB ABABA 反演律反演律吸收律吸收律BABA BABA ABBAA )()CA)(BA( )CB)(

3、CA)(BA( 冗余律冗余律 在两个乘积项中，假设有一个变量是互反的，那么由这两个乘积项中的其它变量组成的乘积项就是多余的，可以消去。CAABBCDECAAB 公式可推行：公式可推行：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计求证求证: A+BC=(A+B)(A+C): A+BC=(A+B)(A+C)证明证明: : 右边右边=AA+AB+AC+BC ; =AA+AB+AC+BC ; 分配律分配律=A +A(B+C)+BC ; =A +A(B+C)+BC ; 分配律分配律, ,重叠律重叠律=A(1+B+C)+BC ; =A(1+B+C)+BC

4、 ; 分配律分配律=A =A 1+BC ; 0-1 1+BC ; 0-1律律=A+BC ; 0-1=A+BC ; 0-1律律= =左边左边证明证明: : 右边右边=AA+AB+AC+BC ; =AA+AB+AC+BC ; 分配律分配律=A(A+B+C)+BC ; =A(A+B+C)+BC ; 分配律分配律=A+BC ; =A+BC ; 吸收律吸收律孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计例：用真值表证明反演律例：用真值表证明反演律 B ABA 0 00 1 01 101111000110010101000BA BA ABBAB A B A

5、BA 证明证明: :孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计=AB+AC+ABC+ABC=AB+AC+ABC+ABC=AB+AC+(A+A)BC=AB+AC+(A+A)BC证明证明: :左边左边= = AB+AC+BAB+AC+BC C=AB+AC=AB+AC=AB(1+C)+AC(1+B)=AB(1+C)+AC(1+B)例：证明冗余律例：证明冗余律CAABBCCAAB 成立成立1 AA；分配律；分配律；分配律；分配律；0-1律律= = 右边右边孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设

6、计左左边边右右边边 )( BAABAABABAAABABABAA 练习：证明练习：证明成立。成立。证明证明: :孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计二、逻辑代数的根本规那么二、逻辑代数的根本规那么1. 1. 代入规那么：代入规那么： 任何一个含有某变量的等式，假设等式中一任何一个含有某变量的等式，假设等式中一切出现此变量的位置均代之以一个逻辑函数式，切出现此变量的位置均代之以一个逻辑函数式，那么此等式依然成立。那么此等式依然成立。例：例： A B= A+BBCBC替代替代B B得得ABCBCACBA由此反演律能推行到由此反演律能推行到

7、n n个变量：个变量：n 21n 21n 21n 21AAAAAAAAAA A A利用反演律孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计2. 2. 反演规那么：反演规那么：对于恣意一个逻辑函数式对于恣意一个逻辑函数式 F F，做如下处置：，做如下处置：运算符运算符“.“.与与“+“+互换互换,“,“ 与与“互换互换; ;常量常量“0“0换成换成“1“1，“1“1换成换成“0“0；原变量换成反变量，反变量换成原变量。原变量换成反变量，反变量换成原变量。那么得到的新函数式称为原函数式那么得到的新函数式称为原函数式F F的反函数式的反函数式 。F

8、非号保管，而非号下面的函数式按反演规那么变换非号保管，而非号下面的函数式按反演规那么变换 将非号去掉，而非号下的函数式保管不变将非号去掉，而非号下的函数式保管不变孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计CDCBAY )(CDCBAY YCDCBAY ）（CDCBACDCBACDCBAY )( )( 孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计3. 3. 对偶规那么：对偶规那么：对于恣意一个逻辑函数式对于恣意一个逻辑函数式 F F，做如下处置：，做如下处置：运算符运算符“.“.与与“+“+

9、互换互换,“,“ 与与“互换；互换；常量常量“0“0换成换成“1“1，“1“1换成换成“0“0；那么得到的新函数式称为原函数式那么得到的新函数式称为原函数式F F的对偶式的对偶式 F F。对偶规那么对偶规那么: 假设两逻辑式相等，那么它们对应的对偶式也相假设两逻辑式相等，那么它们对应的对偶式也相等。等。 即即 假设假设 F1 = F2 , 那么那么 F1= F2。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计ABABA ABABA )()(ACABCBA )()(CABABCA )(EDCBAY EDCBAY 如：如：孔敏 Lab of CVP

10、R of West AnHui University数字电路与逻辑设计 逻辑函数与普通代数中的函数类似，它是随自变量的变逻辑函数与普通代数中的函数类似，它是随自变量的变化而变化的因变量。因此，假设用自变量和因变量分别表示化而变化的因变量。因此，假设用自变量和因变量分别表示某一事件发生的条件和结果，那么该事件的因果关系就可以某一事件发生的条件和结果，那么该事件的因果关系就可以用逻辑函数来描画。用逻辑函数来描画。 数字电路的输入、输出量普通用高、低电平来表示，高、数字电路的输入、输出量普通用高、低电平来表示，高、低电平也可以用二值逻辑低电平也可以用二值逻辑1和和0来表示。同时数字电路的输出来表示。

11、同时数字电路的输出与输入之间的关系是一种因果关系，与输入之间的关系是一种因果关系， 因此它可以用逻辑函数因此它可以用逻辑函数来描画，并称为逻辑电路。对于任何一个电路，假设输入逻来描画，并称为逻辑电路。对于任何一个电路，假设输入逻辑变量辑变量A、 B、 C、 的取值确定后，其输出逻辑变量的取值确定后，其输出逻辑变量F的的值也被独一地确定了，那么可以称值也被独一地确定了，那么可以称F是是A、 B、 C、 的逻的逻辑函数，辑函数， 并记为并记为 ),( CBAfF3.2.1 逻辑函数逻辑函数孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计3.2.2 逻

12、辑函数的描画逻辑函数的描画BYAC一、真值表描画：一、真值表描画：A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010101孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计二、逻辑式描画：二、逻辑式描画：1.1.普通方式：普通方式：任何一个逻辑函数式都可以经过逻辑变换写成以下五种方式：任何一个逻辑函数式都可以经过逻辑变换写成以下五种方式： CABACABACAABCABACAABF )()()(与或式与或式 或与式或与式 与非与非式与非与非式 或非或非式或非或非式 与或非式与或非式 分析得：分析得

13、： ABCBCAC CBA Y )(孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计2.2.逻辑式两种规范方式逻辑式两种规范方式1 1最小项之和式规范与或式最小项之和式规范与或式 在在n变量逻辑函数中，由一切变量逻辑函数中，由一切n个变量以原变量或反个变量以原变量或反变量的方式出现一次而组成的乘积项与项。变量的方式出现一次而组成的乘积项与项。 最小项最小项Minterm n变量逻辑函数的最小项有2n个。最小项通常用符号mi来表示。下标i确实定：把最小项中的原变量记为1，反变量记为0，当变量顺序确定后，按顺序陈列成一个二进制数，那么与这个二进制数相

14、对应的十进制数，就是这个最小项的下标i。 在一个与或逻辑式中，假设一切的乘积项均为最小项，在一个与或逻辑式中，假设一切的乘积项均为最小项，那么该逻辑式称为最小项之和式。那么该逻辑式称为最小项之和式。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计CBACBACBABCACBACBACABABC三变量逻辑函数的最小项三变量逻辑函数的最小项只需一种输入组合使对应的最小项为只需一种输入组合使对应的最小项为1 1，而其他的组合都使它为，而其他的组合都使它为0 0。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑

15、设计（变量型） ABCCBABCAY 型）（m 753mmm m 753m）型（， )(例：写出例：写出 的最小项之和式。的最小项之和式。ABCBCACY 最小项之和式为：最小项之和式为：ABCBCACBA ABCBCAABCCBAABC ABCBCAACBBA ABCBCACY )()(解：解：1 AA孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计2 2最大项之积式规范或与式最大项之积式规范或与式 在在n变量逻辑函数中，由一切变量逻辑函数中，由一切n个变量以原变量或反个变量以原变量或反变量的方式出现一次而组成的或项和项。变量的方式出现一次而组

16、成的或项和项。 最大项最大项Maxterm n变量逻辑函数的最大项有2n个。最大项通常用符号Mi来表示。下标i确实定：把最大项中的原变量记为0，反变量记为1，当变量顺序确定后，按顺序陈列成一个二进制数，那么与这个二进制数相对应的十进制数，就是这个最大项的下标i。 在一个或与逻辑式中，假设一切的或项均为最大项，在一个或与逻辑式中，假设一切的或项均为最大项，那么该逻辑式称为最大项之积式。那么该逻辑式称为最大项之积式。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计CBACBACBACBACBACBACBACBA三变量逻辑函数的最大项三变量逻辑函数的最

17、大项只需一种输入组合使对应的最大项为只需一种输入组合使对应的最大项为0 0，而其他的组合都使它为，而其他的组合都使它为1 1。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计3 3最小项和最大项的性质最小项和最大项的性质 n变量的全部最小项之和恒为变量的全部最小项之和恒为1， 全部最大项的之积全部最大项的之积恒为恒为0。 恣意两个最小项之积恒为恣意两个最小项之积恒为0，恣意两个最大项之和恒等，恣意两个最大项之和恒等于于1 。 n n变量的每一个最小大项有变量的每一个最小大项有n n个相邻项相邻项个相邻项相邻项是指两个最小项只需一个因子互为反变量，

18、其他因子均是指两个最小项只需一个因子互为反变量，其他因子均一样，又称为逻辑相邻项。一样，又称为逻辑相邻项。1120niim1200niiM)(0jimmji)( 1jiMMji孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计 imY ikkmY ikkikkikkikkMmmmYiimM iiMm 4 4最小项和最大项的关系互为反函数最小项和最大项的关系互为反函数1 YY k12n LLmY求反函数求反函数求对偶式求对偶式求最大项之积式求最大项之积式孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计例

19、：知例：知 )15,14,13, 9 , 6 , 4 , 3(),(mDCBAY利用最小项表达式求其反函数和对偶式。利用最小项表达式求其反函数和对偶式。 )12,11,10, 8 , 7 , 5 , 2 , 1 , 0 (m )1514139643(i m),(ikk ，DCBAY )15,14,13,10, 8 , 7 , 5 , 4 , 3( ) 3 , 4 , 5 , 7 , 8 ,10,13,14,15( ),(k12nmmmDCBAYLL解：解：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计例：写出例：写出 的最大项之积式。的最大项之

20、积式。ABCBCACY ) 753(m),(， CBAY解：知解：知那那么么)()()()(,),(CBACBACBACBACBA MMMMM k MCBAYikk 6421064210）（孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计三、卡诺图描画：三、卡诺图描画：1.卡诺图的构成卡诺图的构成A B0 00 11 01 1 m0 m1 m2 m3AABBABAB1010 m0 m1 m2 m3 miABABABAB1010 0 1 2 3二二变变量量K图图 建立多于二变量的卡诺图，那么每添加一个逻辑变量就以原卡诺图的右边线或底线为对称轴作一对

21、称图形，对称轴左面或上面原数字前添加一个0，对称轴右面或下面原数字前添加一个1。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计卡诺图是上下，左右闭合的图形。卡诺图是上下，左右闭合的图形。ABC0100011110 m0 m1 m2 m3 m4 m5 m6 m7000111100001 11 1001 2 34 5 6 7 12 13 14 15 8 9 10 11ABCDABC0100011110 0 1 2 3 456 7几何相邻：几何相邻：一是相接，即紧挨着；一是相接，即紧挨着；二是相对，即恣意一行或一列的两端；二是相对，即恣意一行或一列的

22、两端；三是相重，即对折起来位置重合。三是相重，即对折起来位置重合。三三变变量量K图图四四变变量量K图图孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计2.卡诺图描画逻辑函数卡诺图描画逻辑函数 给出真值表给出真值表 将真值表的每一行的取值填入卡诺图即可。填入将真值表的每一行的取值填入卡诺图即可。填入Y1的的项即可。项即可。 A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010101例：例：ABC0100011110 0 0 0 1 010 1ABC0100011110 1 1 1孔敏 Lab of

23、CVPR of West AnHui University数字电路与逻辑设计 给出逻辑函数的最小项之和式规范与或式给出逻辑函数的最小项之和式规范与或式将逻辑函数的最小项在卡诺图上相应的方格中填将逻辑函数的最小项在卡诺图上相应的方格中填1；其他的方格填其他的方格填0(或不填或不填)。 任何一个逻辑函数都等于其卡诺图上填任何一个逻辑函数都等于其卡诺图上填1的那些最小项之和。的那些最小项之和。 ),(),(76211mCBAY ),(),(151210974202mDCBAY例：用卡诺图分别描画以下逻辑函数例：用卡诺图分别描画以下逻辑函数ABC0100011110 1 1 1 10001111000

24、01 11 101 1 1 1 1 1 1 1 ABCD解：解：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计 给出逻辑函数普通与或式给出逻辑函数普通与或式确定使每个与项为确定使每个与项为1的一切输入变量取值，并在卡诺图上对的一切输入变量取值，并在卡诺图上对 应方格填应方格填1；其他的方格填其他的方格填0(或不填或不填)。也可化为规范与或式，再填入。也可化为规范与或式，再填入。 CBACBAY ),(1例：用卡诺图分别描画以下逻辑函数例：用卡诺图分别描画以下逻辑函数ABC0100011110 1 111 1解：解：A：当：当ABC=1(表示可以

25、为表示可以为0，也，也可以为可以为1)时该与项为时该与项为1，在卡诺图上对应，在卡诺图上对应四个方格四个方格(m4，m5，m6，m7)处填处填1。 ),()()(765421m CBAACCBBACBAYCB ：当：当ABC=10时该与项为时该与项为1，在卡诺，在卡诺图上对应两个方格图上对应两个方格(m2，m6)处填处填1。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计ADDCBACBAF 2000111100001 11 101 1 1 1 1 1 1 11 1 ABCD D ： 当当ABCD=1时该与项为时该与项为1，对应八个方格对应八个方

26、格(m1、m3、m5、m7、m9、m11、m13、m15)处填处填1。 ：当：当ABCD=001时该与项为时该与项为1，对应两个方格对应两个方格(m2、m3)处填处填1。CBA ：当：当ABCD=101时该与项为时该与项为1，在卡诺图上对应两个方格在卡诺图上对应两个方格(m10、m11)处填处填1。CBA解：解：AD ：当：当ABCD=11时该与项为时该与项为1，对应四个方格对应四个方格(m9、 m11、m13、m15)处填处填1。某些最小项反复，只需填一次即可。某些最小项反复，只需填一次即可。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计 给

27、出逻辑函数的最大项之积式规范或与式给出逻辑函数的最大项之积式规范或与式将逻辑函数的最大项在卡诺图上相应的方格中填将逻辑函数的最大项在卡诺图上相应的方格中填0 0或不填；或不填；其他的方格填其他的方格填1 1。 任何一个逻辑函数都等于其卡诺图上填任何一个逻辑函数都等于其卡诺图上填1 1的那些最大项之积。的那些最大项之积。 ),(),(520MCBAY例：用卡诺图描画逻辑函数例：用卡诺图描画逻辑函数ABC0100011110 0 1 0 1 101 1解：解：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计 给出逻辑函数普通或与式给出逻辑函数普通或与

28、式确定使每个或项为确定使每个或项为0的一切输入变量取值，并在卡诺图上对的一切输入变量取值，并在卡诺图上对 应方格填应方格填0；其他的方格填其他的方格填1。也可化为规范或与式，再填入。也可化为规范或与式，再填入。 )(),(CBACBAY 例：用卡诺图分别描画逻辑函数例：用卡诺图分别描画逻辑函数ABC0100011110 0 0 0 0 101 1解：解：A：当：当ABC=0(表示可以为表示可以为0，也，也可以为可以为1)时该或项为时该或项为0，在卡诺图上对应，在卡诺图上对应四个方格四个方格(m0，m1，m2，m3)处填处填0。 ),(),()(53210764MmCBAY ：当：当ABC=01

29、时该与项为时该与项为0，在卡，在卡诺图上对应两个方格诺图上对应两个方格(m1，m5)处填处填0。)(CB 孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计四、逻辑图描画：四、逻辑图描画：&AB1 1 Y&AC&BD例：用逻辑图描画函数例：用逻辑图描画函数BDACABY 孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计五、各种描画方法间的相互转换五、各种描画方法间的相互转换A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10001011

30、1BCACBACABABCABCCABCBABCAY ABC0100011110 1 11 1例：例：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计CBA Y)( A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计BCACBABY &C1A1 1 1B&1 1 Y孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计CBCBBBAY B

31、ACBCBBBA &CB1A1 1 Y11&1 1 BAC例：例：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计 同一个逻辑函数可以写成不同方式的逻辑式，逻辑函数式越简单，它所表示的逻辑关系越明显，也有利于用最少的电子器件实现这个逻辑函数。最简最简“与或式的规范：与或式的规范：.含的与项最少；含的与项最少； 门最少门最少.各与项中的变量数最少。各与项中的变量数最少。 门的输入端最少门的输入端最少以后主要讨论以后主要讨论“与或式的化简。与或式的化简。其中，最常用的为其中，最常用的为“与或逻辑表达式。与或逻辑表达式。孔敏 Lab o

32、f CVPR of West AnHui University数字电路与逻辑设计一、代数化简法：一、代数化简法：1. 并项法并项法 ABCCABBCACBACBAY1 ),(例：用并项法化简以下逻辑函数例：用并项法化简以下逻辑函数 B A)AB( ABBA C)CAB(C)CB(A ABCCABBCACBAY1 解：解： 利用公式利用公式 将两项合并成一项，并将两项合并成一项，并消去互补因子。由代入规那么，消去互补因子。由代入规那么，A和和B也可是复杂的逻辑式。也可是复杂的逻辑式。ABABA 孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计ABC

33、CBACABCBACBAY2 ),(CABCBACBAY ),(3解：解：A 1A C BCBA BCCBCBCBA ABCCBACABCBAY2 )()( A CBCBA CABCBAY )(3解：解：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计2. 吸收法消项法吸收法消项法 )(EDCBABA Y1 例：用吸收法化简以下逻辑函数例：用吸收法化简以下逻辑函数BA EDCBA EDCBABAY1 )()(1解：解： 利用公式利用公式 ，将多余，将多余项吸收消去。项吸收消去。ABAA CABA BCCABA BACBACY 2CBAC BACB

34、AC BACBACY 2孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计3. 消元法消元法 CBCABA Y1 例：用消元法化简以下逻辑函数例：用消元法化简以下逻辑函数CBA CBABA CBABA CBCABAY1 )(解：解： 利用公式利用公式 ，将多余因子吸收消，将多余因子吸收消去。去。BABAA DCBA DBACBA DBACBA BDDACBA BDDACCBA DCBDCACBAY )()()(2 DCBDCACBAY2 孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计4. 配项法配项

35、法 ABCCBACBA Y1 例：用配项法化简以下逻辑函数例：用配项法化简以下逻辑函数ACCB BBACAACB ABCCBACBACBA ABCCBACBAY1 )()()()(解：解： 利用公式利用公式 ，配项或，配项或添加多余项，再和其他项合并。添加多余项，再和其他项合并。AA 1AAA BCCABACABA 孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计CBCBBAABY 2CACBAB BBCAACBCAB CBCBACABCBACBAAB CBCBAACCBAAB CBCBBAABY )()()()()(112CBCABA CACB

36、CABA CABACBCACBBA CABACBCBBA BACBCBBAY )()()()()(3BACBCBBAY 3解：解：解：解：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计CACBBAY 解法解法1：解法解法2：BACBCBBAY BACACB BACACBBA BACACBCBBA BACBCACBBA BACBCBBAY )()()(代数化简法代数化简法 优点优点: : 不受变量数目的限制。不受变量数目的限制。 缺陷：没有固定的步骤可循；需求熟练运用各种公式缺陷：没有固定的步骤可循；需求熟练运用各种公式和定理；在化简一些较为复杂

37、的逻辑函数时还需求一定的和定理；在化简一些较为复杂的逻辑函数时还需求一定的技巧和阅历；有时很难断定化简结果能否最简。技巧和阅历；有时很难断定化简结果能否最简。由上例可知，逻辑函数的化简结果不是独一的。由上例可知，逻辑函数的化简结果不是独一的。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计二、卡诺图化简法：二、卡诺图化简法：在卡诺图中，凡是几何位置相邻的最小项均可以合并。在卡诺图中，凡是几何位置相邻的最小项均可以合并。 任何一个合并圈任何一个合并圈(即卡诺圈即卡诺圈)所含的方格数为所含的方格数为2n个。个。 必需按照相邻规那么画卡诺圈，几何位置相

38、邻包括三种情况：必需按照相邻规那么画卡诺圈，几何位置相邻包括三种情况： 一是相接，即紧挨着的方格相邻；一是相接，即紧挨着的方格相邻； 二是相对，即一行二是相对，即一行(或一列或一列)的两头、两边、四角相邻；的两头、两边、四角相邻； 三是相重，即以对称轴为中心对折起来重合的位置相邻。三是相重，即以对称轴为中心对折起来重合的位置相邻。 2n个方格合并，消去个方格合并，消去n个变量。个变量。1.卡诺图中最小项合并规律卡诺图中最小项合并规律BCABCBCA CACBACBA BACBACBA A0 1 1 1 1BC100011110 1 1 CABCBA孔敏 Lab of CVPR of West

39、AnHui University数字电路与逻辑设计ABC0100011110 1 1 111 1000111100001 11 101 1 11 1 1 1 1 1 1 1 ABCDCABCACBADBCABCDADCBACDBA CCBCBCABCBACBACBA ACCAABDC孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计000111100001 11 101 1 1 1 1 1 1 1 1 1 ABCD000111100001 11 1011 1 11 1 1 1 1 1 1 1ABCDDBDBADBADCBADCBA DCBADCBA

40、 DBDABDBD孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计2.用卡诺图化简逻辑函数用卡诺图化简逻辑函数画出逻辑函数的卡诺图。画出逻辑函数的卡诺图。圈圈“1合并相邻的最小项。合并相邻的最小项。将每一个圈对应的与项相或，即得到最简与或式。将每一个圈对应的与项相或，即得到最简与或式。尽量画大圈，但每个圈内只能含有尽量画大圈，但每个圈内只能含有2n2nn=0,1,2,3n=0,1,2,3个相邻项。要特别留意对边相邻性和四角相邻性。个相邻项。要特别留意对边相邻性和四角相邻性。圈的个数尽量少。圈的个数尽量少。卡诺图中一切取值为卡诺图中一切取值为“1“

41、1的方格均要被圈过，即不能漏的方格均要被圈过，即不能漏下取值为下取值为“1“1的最小项。的最小项。保证每个圈中至少有一个保证每个圈中至少有一个“1“1格只被圈过一次，否那么格只被圈过一次，否那么该圈是多余的。该圈是多余的。画圈原那么：画圈原那么：1最简与或式的求法最简与或式的求法画出逻辑函数的卡诺图。画出逻辑函数的卡诺图。圈圈“1合并相邻的最小项。合并相邻的最小项。将每一个圈对应的与项相或，即得到最简与或式。将每一个圈对应的与项相或，即得到最简与或式。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计ABC0100011110 1 1 1 11 1

42、ABC0100011110 1 1 1 11 1BCBACAY CABACBACBAY ACACCBBABAY BA例：用卡诺图将函数化为最简与或式。例：用卡诺图将函数化为最简与或式。解：解：BCCB化简结果不独一。化简结果不独一。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计000111100001 11 101 1 1 1 1 1 1 1 1 1 1 1 ABCD ),(151413121110875320mY例：用卡诺图将下面函数化为最简与或式。例：用卡诺图将下面函数化为最简与或式。解：解：000111100001 11 101 1 1

43、1 1 1 1 1 1 1 1 1 ABCDDBBDCDABY DBBDABCDDBBDCBDAY BDCBDADB孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计2最简或与式的求法最简或与式的求法画出逻辑函数的卡诺图。画出逻辑函数的卡诺图。圈圈“0合并相邻的最大项。合并相邻的最大项。将每一个圈对应的或项相与，即得到最简或与式。将每一个圈对应的或项相与，即得到最简或与式。圈圈“0“0合并与圈合并与圈“1“1合并类同；合并类同；或项由或项由K K圈对应的没有变化的那些变量组成，当变量圈对应的没有变化的那些变量组成，当变量取值为取值为“0“0时写原变

44、量，时写原变量， 取值为取值为“1“1时写反变量。时写反变量。 留意：留意：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计 ),(13126520，mY例：用卡诺图将下面函数化为最简或与式。例：用卡诺图将下面函数化为最简或与式。000111100001 11 100 0 0 0 0 0 0 0 0 0 ABCDD)CB)(ADC)(ADC)(BCAB)(AY (DCBA CA BA DCB DCA 解：解：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计3.含有无关项的逻辑函数的化简含有无关项的逻

45、辑函数的化简 对应输出函数值没有确定值的最小项最大值称对应输出函数值没有确定值的最小项最大值称为无关项、恣意项或约束项。函数值可以为为无关项、恣意项或约束项。函数值可以为1，也可以为，也可以为0记为记为或。或。 对于输入变量的每一组取值组合，逻辑函数都有确对于输入变量的每一组取值组合，逻辑函数都有确定的值，那么这类逻辑函数称为完全描画的逻辑函数。定的值，那么这类逻辑函数称为完全描画的逻辑函数。 对于输入变量的某些取值组合，逻辑函数值不确定对于输入变量的某些取值组合，逻辑函数值不确定可以为可以为1，也可以为，也可以为0，这类逻辑函数称为非完全描，这类逻辑函数称为非完全描画的逻辑函数。画的逻辑函数

46、。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计 0)()( mY约束条件： 1)()( MY约束条件：两种表示方式：两种表示方式：对于最小项之和表示式为：对于最小项之和表示式为： )()( mY )()( MY对于最大项之积表示式为：对于最大项之积表示式为： 含有无关项的逻辑函数，由于在无关项的相应取值下，函数值随意取成0或1都不影响函数原有的功能，因此可以充分利用这些无关项来化简逻辑函数，即采用卡诺图化简函数时， 可以利用 (或)来扩展卡诺圈。 含有无关项的卡诺图化简：含有无关项的卡诺图化简：原那么：需求时才用，不需求时不用。原那么：需求时

47、才用，不需求时不用。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计ABC0100011110 0 00ABC0100011110 11 BACY )(CBAY ),(),(75321 mY例：用卡诺图将函数化为最简与或式和最简或与式。例：用卡诺图将函数化为最简与或式和最简或与式。解：解：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计例：某电路的输入例：某电路的输入ABCD是是8421BCD码，当码，当ABCD表示的十表示的十进制数不大于进制数不大于6时，电路输出时，电路输出Y为为1，否那么，否那

48、么Y0。写出最小。写出最小项之和式，并用卡诺图求出其最简与或式和最简或与式。项之和式，并用卡诺图求出其最简与或式和最简或与式。解：解：真值表真值表孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计 0)15,14,13,12,11,10( )6 , 5 , 4 , 3 , 2 , 1 , 0(m)D,C,B,A(Y 约约束束条条件件：000111100001 11 10111 1 111 ABCD000111100001 11 10 0 0 0 ABCDDCCBBAY )DCB(AY 最小项之和表达式为：最小项之和表达式为：孔敏 Lab of CV

49、PR of West AnHui University数字电路与逻辑设计3.4 3.4 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法 数字电路按其完成逻辑功能的不同特点，可划分为组数字电路按其完成逻辑功能的不同特点，可划分为组合逻辑电路和时序逻辑电路两大类。合逻辑电路和时序逻辑电路两大类。an组合逻辑电路组合逻辑电路a1y1ym),(),(),(nmmnnaaafyaaafyaaafy2121222111 向量函数方式：向量函数方式： Y=F(A) Y=F(A)孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计 所谓逻辑电路的分

50、析，就是找出给定逻辑电路输出所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并确定电路的逻辑功能。分析和输入之间的逻辑关系，并确定电路的逻辑功能。分析过程普通按以下步骤进展：过程普通按以下步骤进展： 根据给定的逻辑电路，从输入端开场，逐级推导根据给定的逻辑电路，从输入端开场，逐级推导出输出端的逻辑函数表达式。出输出端的逻辑函数表达式。 根据输出函数表达式列出真值表。根据输出函数表达式列出真值表。 用文字概括出电路的逻辑功能。用文字概括出电路的逻辑功能。 3.4 3.4 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法一、门级组合逻辑电路的分析方法一、门级组合逻

51、辑电路的分析方法 直接由逻辑门电路构成的组合逻辑电路称为门级组合逻直接由逻辑门电路构成的组合逻辑电路称为门级组合逻辑电路。辑电路。逻辑图逻辑表达式逻辑图逻辑表达式 最简表达式真值表确定功能最简表达式真值表确定功能孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计 1 1 1 D C B A & & & & & Y CBA3.4 3.4 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法例：分析以下图电路的逻辑功能，知此电路用于数据分类，例：分析以下图电路的逻辑功能，知此电路用于数据分类，试指出该

52、电路的用途。试指出该电路的用途。 DCBCABCBACABDCBDAB CBACABDCBDABY DAB解：解：逻辑表达式：逻辑表达式：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计3.4 3.4 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法真值表：真值表：2 2 3 3 5 5 7 7 11 11 13 13 调整：调整：结论：结论：分类出分类出4 4位二位二进制数中的素进制数中的素数数2 2、3 3、5 5、7 7、1111、1313。孔敏 Lab of CVPR of West AnHui University数字电

53、路与逻辑设计例：试分析如下电路图的逻辑功能。例：试分析如下电路图的逻辑功能。 &1111DCBAY2Y1Y0逻辑函数表达式：逻辑函数表达式：DBADC DBADCY 2ACDBCDCBD ACDBCDCBDY 1BDCD BDCDY 03.4 3.4 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法解：解：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计逻辑真值表：逻辑真值表：结论：结论：当当DCBADCBA表示的二进制数小于或等表示的二进制数小于或等于于5 5时时YoYo为为1 1，这个二进制数大于，这个二进制数大于5

54、5且小于且小于1111时时Y1Y1为为1 1，当这个二进制，当这个二进制数大于或等于数大于或等于1111时时Y2Y2为为1 1。 因此，这个逻辑电路可以用来因此，这个逻辑电路可以用来判别输入的判别输入的4 4位二进制数数值的范位二进制数数值的范围。围。3.4 3.4 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计二、门级组合逻辑电路的设计方法二、门级组合逻辑电路的设计方法3.4 3.4 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法 工程上的最正确设计，通常需求用

55、多个目的去衡量，主工程上的最正确设计，通常需求用多个目的去衡量，主要思索的问题有以下几个方面：要思索的问题有以下几个方面： 所用的逻辑器件数目最少，器件的种类最少，且器件所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最少。这样的电路称之间的连线最少。这样的电路称“最小化电路。最小化电路。 满足速度要求，应使级数最少，以减少门电路的延迟。满足速度要求，应使级数最少，以减少门电路的延迟。 功耗小，任务稳定可靠。功耗小，任务稳定可靠。 所谓组合逻辑电路设计，就是根据给出的实践逻辑问所谓组合逻辑电路设计，就是根据给出的实践逻辑问题，求出实现这一逻辑功能的最正确逻辑电路。题，求出实现这一逻辑功

56、能的最正确逻辑电路。孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计 逻辑笼统。将文字描画的逻辑命题转换成真值表叫逻辑笼统。逻辑笼统。将文字描画的逻辑命题转换成真值表叫逻辑笼统。首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0 0、1 1两种形状分别对输入、输出变量进展逻辑赋值，即确定两种形状分别对输入、输出变量进展逻辑赋值，即确定0 0、1 1 的详的详细含义；最后根据输出与输入之间的逻辑关系列出真值表。细含义；最后根据输出与输入之间的逻辑关系列出真值表。 根据真值表，写出相应的

57、逻辑函数表达式。根据真值表，写出相应的逻辑函数表达式。 将逻辑函数表达式化简将逻辑函数表达式化简, ,并变换为与门电路相对应的最简式。并变换为与门电路相对应的最简式。 根据化简的逻辑函数表达式画出逻辑电路图。根据化简的逻辑函数表达式画出逻辑电路图。 工艺设计。包括设计机箱、面板、电源、显示电路、控制开工艺设计。包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必需完成组装、测试。关等等。最后还必需完成组装、测试。 3.4 3.4 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法组合逻辑电路的设计普通可按以下步骤进展：组合逻辑电路的设计普通可按以下步骤进展：逻辑图逻辑图实践

58、逻实践逻辑问题辑问题真值表真值表逻辑表达式逻辑表达式最简或最最简或最合理表达式合理表达式孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计3.4 3.4 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法例：某工厂有三条消费线，耗电分别为例：某工厂有三条消费线，耗电分别为1 1号线号线10kW10kW，2 2号线号线20kW20kW，3 3号线号线30kW30kW，消费线的电力由两台发电机提供，其，消费线的电力由两台发电机提供，其中中1 1号机号机20kW20kW，2 2号机号机40kW40kW。试设计一个供电控制电路，根。试设计一个

59、供电控制电路，根据消费线的开工情况启动发电机，使电力负荷到达最正确据消费线的开工情况启动发电机，使电力负荷到达最正确配置。配置。 解：逻辑笼统解：逻辑笼统输入变量：输入变量：1 13 3号消费线以号消费线以A A、B B、C C表示，表示， 消费线开工为消费线开工为1 1，停工为，停工为0 0；输出变量：输出变量：1 12 2号发电机以号发电机以Y1Y1、Y2Y2表示，表示，发电机启动为发电机启动为1 1，关机为，关机为0 0；逻辑真值表逻辑真值表孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计3.4 3.4 门级组合逻辑电路的分析和设计方法门级

60、组合逻辑电路的分析和设计方法逻辑函数式逻辑函数式ABCCBABCACBAY 1ABCCABCBABCACBAY 2卡诺图化简卡诺图化简 1 1 1 1ABC0100011110Y1Y1 ABC0100011110Y2Y2 1 1 1 1 1 ABCY 2ABCY 2CBABCBAY 1与或式：与或式：CBABCBAY 1与非与非式：与非与非式：孔敏 Lab of CVPR of West AnHui University数字电路与逻辑设计3.4 3.4 门级组合逻辑电路的分析和设计方法门级组合逻辑电路的分析和设计方法逻辑电路图逻辑电路图 1 1 1 A B C & 1 Y1 & & & 1 Y2 与或式与或式 1 1 1 A B C & & Y1 & & & & Y2 与非与非式与非与非式孔