算术运算电路

1、算术运算电路    算术运算是数字系统的基本功能，更是计算机中不可缺少的组成单元。本节介绍加法运算和减法运算的逻辑电路。一、半加器和全加器1.半加器半加器和全加器是算术运算电路中的基本单元，它们是完成1位二进制数相加的一种组合逻辑电路。两个1二进制的加法运算如下表所示，其中表示和数表示进位数。由表中逻辑关系可见，这种加法运算只考虑了两个加数本身，而没有考虑由低位来的进位，所以称为半加。半加器就是实现下面这个真值表关系的电路。由真值表可得逻辑表达式 运用逻辑代数，可将上式变换成与非形式 根据这两个表达式可得由与非门组成的半加器：因为半加和是异或关系，所以半

2、加器也可利用一个集成异或门和与门来实现：图中右边是半加器的代表符号。2.全加器全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。根据全加器的功能，可列出它的真值表：其中Ai和Bi分别是被加数及加数,Ci-1为相邻低位来的进位数，Si为本位和数（称为全加和）。以及Ci为向相邻高位的进位数。为了求出Si和Ci的逻辑表达式，首先分别画出Si和Ci的卡诺图：为了比较方便地获得与或非的表达式，采用包围0的方法进行化简得： 据此可以画出1位全加器的逻辑图：二、多位数加法器1.串行进位加法器若有多位数相加，则可采用并行相加串行进位的方式来完成。例如，有两个位二进制数A3A2A

3、1A0和B3B2B1B0相加 ，可以采用两片内含两个全加器或1片内含个全加器的集成电路组成，其原理图如下图所示：由图可以看出，每1位的进位信号送给下1位作为输入信号，因此，任1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。这种加法器的逻辑电路比较简单，但它的运算速度不高。为克服这一缺点，可以采用超前进位等方式。2.超前进位集成位加法器74LS283由于串行进位加法器的速度受到进位信号的限制，人们又设计了一种多位数超前进位加法逻辑电路，使每位的进位只由加数和被加数决定，而与低位的进位无关。现在介绍超前进位的概念。由全加器的真值表可得Si和Ci的逻辑表达式：定义两个中间

4、变量Gi和Pi：当AiBi1时，Gi1，由Ci的表达式可得Ci1，即产生进位，所以Gi称为产生量变 。若Pi1，则Ai·Bi0，CiCi-1，即Pi1时，低位的进位能传送到高位的进位输出端，故Pi称为传输变量，这两个变量都与进位信号无关。将Gi和Pi代入Si和Ci得：进而可得各位进位信号的罗辑表达如下：由上式可知，因为进位信号只与变量Gi、Pi和 C-1有关，而C-1是向最低位的进位信号，其值为0，所以各位的进位信号都只与两个加数有关，它们是可以并行产生的。根据超前进位概念构成的集成位加法器74LS283的逻辑图如下所示。3. 超前进位产生器74182多位数的超前进位加法器的进位是并

5、行产生的，大大提高了一算速度。但是随着位数的增加，超前进位逻辑电路越来越复杂。为了解决这一矛盾，设计出了专用的超前进位产生器，用多个超前进位产生器连接，既可扩充位数而又不使逻辑电路太复杂。集成超前进位产生器74182的逻辑图和引脚图分别如下图所示。对74182的引出端信号说明如下：74182的输入、输出信号有进位输入端Cn，进位输出端Cn+x、Cn+y、Cn+z，进位产生输出端FG（低电平有效）,进位传输输出端FP（低电平有效），进位产生输入端G0G3（低电平有效），进位传输输入端P0P3（低电平有效）。74182的逻辑功能如下列诸表所示。74182FG输出功能表74182FP输出功能表741

6、82Cn+x输出功能表74182 Cn+y输出功能表74182 Cn+z输出功能表根据这些功能表可得到：16位全超前进位算术/逻辑运算电路图如下所示：三、减法运算同加法运算一样，减法运算可采用减法器来实现。半减器和全减器的设计方法和步骤与设计加法器相同。实用上，为了简化系统结构，通常不另外设计减法器，而是将减法运算变为加法运算来处理，使运算器既能实现加法运算，又可实现减法运算。一般采用加补码的方法代替减法运算，下面先来介绍这种方法的原理。 1.反码和补码这里只讨论数值码，即数码中不包括符号位。以前应用的自然二进制码称为原码，所谓反码就是将原码中的所有0变为1，所有1变为0后的代码。观察如下几组

7、原码与反码之间的关系。显然，每组反码都是从1111中减去原码的结果，所以，可得如下反码与原码的一般关系式：反（2n1）原其中等于数码的位数。定义补码为：补2n原于是，便可得到补码和反码的关系式：补反1由以上分析可知，一个数的反码可将原码经反相器获得，而由反码加1就可得到补码。2.由加补码完成减法运算由反码与原码的一般关系式可得两数、相减的表达式：上式表明减可由加的补码并减2n完成。下图为位减法运算电路图：由个反相器将B的各位反相（求反），并将进位输入端C-1接逻辑1以实现加1，由此求得的补码。显然，只能由高位的进位信号与2n相减。当最高位的进位信号为1（2n）时，它们的差为0；最高位的进位信号

8、为0时，它与2n相减所得的差为1，同时还应发出借位信号。因此，只要将最高位的进位信号反相即实现了减2n的运算，反相器的输出为1时需要借位，故为借位信号。下面分两种情况分析减法运算过程。（1）0的情况。设0101，0001。求补相加演算过程如下：直接作减法演算，则有 比较两种运算结果，它们完全相同。在0时，所得的差就是差的原码，借位信号为0。（2）0的情况。设0001，0101。求补相加演算过程如下：直接作减法运算，则有：比较两种运算结果可知，前者正好是后者的绝对值的补码，借位信号为1时表示差为负数，为0时差为正数。若要求差值以原码形式输出，则还需进行变换。由补码的定义式可知，即将补码再求补得原

9、码。这时的求补逻辑电路如下图所示：结合位减法运算逻辑电路和这个求补逻辑电路可组成输出为原码的完整的位减法运算电路。求补相加而得的差输入到不同的异或门的一个输入端，而另一输入端由借位信号控制。当1时，D3D0反相，加法器也不实现加1运算，维持原码。四、集成算术逻辑单元举例集成算术逻辑单元（ALU）能够完成一系列的算术运算和逻辑运算。74LS381是比较简单的双极型ALU，它的功能如下表所示：引脚图如下图所示：该算术逻辑单元可以对两个位数据和进行种算术或逻辑运算，并有清零和预置功能。所谓清零是使各数据输出端的状态为0。预置是使数据输出端处于预定的状态。输入信号S2S0选择种不同的运算功能。进行算术运算时，其输出F3F