可测试性设计的边界扫描法_第1页
可测试性设计的边界扫描法_第2页
可测试性设计的边界扫描法_第3页
可测试性设计的边界扫描法_第4页
可测试性设计的边界扫描法_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

集成电路测试边界扫描法设计原则硬件设计基本测试学习目标设计原则每个寄存器都可输入数据，也可输出数据所有寄存器可连接成一个移位寄存器设计原则硬件设计测试存取通道（TAP）指令寄存器（IR）TAP控制器测试数据寄存器组（TDR）基本测试测试核心逻辑测试由多个核心逻辑组成的芯片测试核心逻辑间的连线工作方式内部测试方式采样测试方式外部测试方式电路板正常工作方式1、设计原则：在核心逻辑电路的输入输出端都增加一个寄存器；2、硬件设计：测试存取通道（TAP）；TAP控制器；指令寄存器（IR）；测试数据寄存器组（TDR）；3、基本测试：测试核心逻辑；测试连线；测试芯片；知识小结

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论