时序逻辑电路任一时刻的输出信号不仅取决于该时刻的输

1、3.2.1 3.2.1 概述概述 时序逻辑电路：任一时刻时序逻辑电路：任一时刻的输出信号不仅取决于该时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电的输入信号，而且还取决于电路原来的状态。它由组合逻辑路原来的状态。它由组合逻辑电路和存储电路组成。电路和存储电路组成。一、时序逻辑电路的组成一、时序逻辑电路的组成存储电路存储电路组合逻辑电路组合逻辑电路x1xnz1zmq1qjy1yk),(njnnnmmqqqxxxfz 2121),(njnnnkkqqqxxxgy 2121),(njnnkjnjqqqyyyhq 21211逻辑关系：逻辑关系：),(nQXFZ ),(nnQYHQ 1),(n

2、QXGY 向量函数形式：向量函数形式：输出方程输出方程驱动方程驱动方程状态方程状态方程3.2.1 3.2.1 概述概述二、时序逻辑电路的分类二、时序逻辑电路的分类 没有统一的时钟脉冲信号，各触发器状态的变化没有统一的时钟脉冲信号，各触发器状态的变化不不是同时是同时发生，而是有先有后。发生，而是有先有后。按照按照触发触发器的器的动作动作特点特点同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路 所有触发器的状态变化都是在所有触发器的状态变化都是在同一时钟同一时钟信号作用下信号作用下同时同时发生的。发生的。1JC11K1JC11K1JC11K&FF1FF0FF2ZCPQ2Q1

3、Q0CP1JC11K1JC11K1JC11K&FF1FF0FF2ZQ2Q1Q0 输出状态仅与存储电路的输出状态仅与存储电路的状态状态Q有关，而与输入有关，而与输入X无无直接关系直接关系。或者。或者没有单独的输出没有单独的输出。按照按照输出输出信号信号的特的特点点米里（米里（Mealy）型）型摩尔（摩尔（Moore）型）型 输出状态不仅与存储电路的输出状态不仅与存储电路的状态状态Q Q有关，而且与外部有关，而且与外部输入输入X X也有关。也有关。3.2.1 3.2.1 概述概述三、时序逻辑功能的描述方法三、时序逻辑功能的描述方法1.1.逻辑方程式逻辑方程式),(nQXFZ ),(nnQY

4、HQ 1),(nQXGY 输出方程输出方程驱动方程（激励方程、输入方程）驱动方程（激励方程、输入方程）状态方程状态方程2.2.状态转移表状态转移表 状态转移表也称状态状态转移表也称状态迁移表或状态表，是用列迁移表或状态表，是用列表的方式来描述时序逻辑表的方式来描述时序逻辑电路电路输出输出Z Z、次态次态Q Qn+1n+1和和外外部输入部输入X X、现态现态Q Qn n之间的逻之间的逻辑关系。辑关系。次态次态 输入输入 / /输出输出现态现态X XQ Qn nQ Qn+1n+1/ /Z Z时序逻辑电路状态表时序逻辑电路状态表X XQ Qn nQ Qn+1n+1Z Z3.2.1 3.2.1 概述概

5、述3.3.状态转移图状态转移图X1X0/ZQ1Q0Q2Q1Q00001111001/111/011/010/111/001/111/010/110/101/110/1000001010011111110101100 状态转移图也称状态图，是用几何图形的方式来描状态转移图也称状态图，是用几何图形的方式来描述时序逻辑电路述时序逻辑电路输入输入X X、输出、输出Z Z以及以及状态转移规律状态转移规律之间的之间的逻辑关系。逻辑关系。4.4.时序图（波形图）时序图（波形图） 时序图即为时序电路的工作波形图，它以波形的形时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态式描述时序电路内部状

6、态Q Q、外部输出、外部输出Z Z随输入信号随输入信号X X变化变化的规律。的规律。3.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析一、时序逻辑电路的分析方法一、时序逻辑电路的分析方法 时序逻辑电路的分析，就是根据给定的时序逻辑电路图，时序逻辑电路的分析，就是根据给定的时序逻辑电路图，找出该时序逻辑电路在输入信号及时钟信号作用下，电路的状找出该时序逻辑电路在输入信号及时钟信号作用下，电路的状态及输出的变化规律态及输出的变化规律，从而了解该时序逻辑电路的逻辑功能。，从而了解该时序逻辑电路的逻辑功能。 根据给定逻辑图，写出时序电路的输出方程和各触根据给定逻辑图，写出时序电路的输出方程和

7、各触发器的驱动方程；发器的驱动方程； 将驱动方程代入所用触发器的特征方程，获得时序将驱动方程代入所用触发器的特征方程，获得时序电路的状态方程；电路的状态方程； 根据时序电路的状态方程和输出方程，建立状态转根据时序电路的状态方程和输出方程，建立状态转移表；移表； 由状态转移表画出状态图，进而画出波形图。由状态转移表画出状态图，进而画出波形图。 分析电路的逻辑功能。分析电路的逻辑功能。例：分析下图所示同步时序电路的逻辑功能。例：分析下图所示同步时序电路的逻辑功能。3.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析二、同步时序逻辑电路的分析举例二、同步时序逻辑电路的分析举例1JC11K1J

8、C11KFF1FF0CP=1X&ZQ1Q1Q0Q0“1”1”解：解： 求驱动方程和输出方程求驱动方程和输出方程n0n1QQXZ n011001QXKJKJ （米里型）（米里型） 求状态方程求状态方程3.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析nn0n010nnnnnnn1n11100010101011QQKQJQQQXQQXQQXQKQJQnn )( 列状态表列状态表Q1Q0X/Z000110111/01/01/11/00/00/00/00/0 画状态图画状态图n0n1QQXZ 3.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析设设Q1Q0的初始状态为的初始状

9、态为00。 画工作波形图画工作波形图Q1Q0X/Z000110111/01/01/11/00/00/00/00/0Q0Q1ZX123456789CP3.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析 逻辑功能分析逻辑功能分析分析得：分析得：当外部输入当外部输入X X=0=0时时，状态转移按，状态转移按00011011000001101100规律变化，规律变化，实现模实现模4 4加法计数器加法计数器的功能；当的功能；当X X=1=1时时，状态，状态转移按转移按00111001000011100100规律变化，规律变化，实现模实现模4 4减法减法计数器计数器的功能。所以，该电路是一个的功

10、能。所以，该电路是一个同步模同步模4 4可逆计数器可逆计数器。X X为加为加/ /减控制信号，减控制信号，Z Z为借位输出。为借位输出。Q1Q0X/Z000110111/01/01/11/00/00/00/00/0练习：分析下图所示同步时序电路的逻辑功能。练习：分析下图所示同步时序电路的逻辑功能。1DC1FF21DC1FF11DC1FF0CP1Z1Z0Z23.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析nnnn0n01n120101 QQQQDQDQD ，解：解： 求输出方程和驱动方程求输出方程和驱动方程 求状态方程求状态方程nn010n111n2120101QQDQQDQQDQn

11、nn ,3.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析n00n11n22 QZQZQZ ， 列状态表列状态表（摩尔型）（摩尔型）000001010101Q2Q1Q01001100111113.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析 画状态图画状态图画波形图画波形图123456CPQ0Q1Q2设设Q2Q1Q0的初始状态为的初始状态为000。3.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析 逻辑功能分析逻辑功能分析 从以上分析可以看出，该电路在从以上分析可以看出，该电路在CP脉冲作用下，脉冲作用下，把宽度为把宽度为T的脉冲以三次分配给的脉冲以三次分配给Q

12、0、 Q和和Q2各端，因各端，因此，该电路是一个此，该电路是一个脉冲分配器脉冲分配器。由状态图和波形图可。由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且以看出，该电路每经过三个时钟周期循环一次，并且该电路具有该电路具有自启动能力自启动能力。000001010101Q2Q1Q0100110011111闭合回路闭合回路中中的为的为“有效状态有效状态”闭合回路闭合回路外外的为的为“无效状态无效状态” 当电路处于当电路处于任一无效状态任一无效状态时，若能在时钟信号作用下时，若能在时钟信号作用下进进入有效状态入有效状态，称该电路具有自，称该电路具有自启动能力；否则，该电路无自启动能力；

13、否则，该电路无自启动能力。启动能力。例：分析下图所示异步时序电路的逻辑功能。例：分析下图所示异步时序电路的逻辑功能。3.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析三、异步时序逻辑电路的分析举例三、异步时序逻辑电路的分析举例解：解： 求驱动方程求驱动方程1 11 2nn2110n2001 KQQJKJKQJ（摩尔型）（摩尔型）CP1JC11KFF1Q1Q11JC11KFF2& &Q2Q21JC11KFF0Q0Q0CP0CP1CP20 0 0 0 0 1 0 1 00 1 11 0 0 1 0 11 1 01 1 1 求状态方程求状态方程3.2.2 3.2.2 时序逻

14、辑电路的分析时序逻辑电路的分析 CPQQQQQQQCPQQQnnn n0n1n2120n111n0n210 列状态表列状态表 1 CPQKQJQnnn 1n01n11n20 n0n1n2 QQQQCPQQQ0001000010100000011001103.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析 画状态图画状态图100Q2Q1Q0111110101011010001000 逻辑功能分析逻辑功能分析分析得：分析得： 该电路是一个该电路是一个异步五进制（模异步五进制（模5 5）加法计数器电路，）加法计数器电路，且电路具有自启动功能。且电路具有自启动功能。CPQ2Q21D C11D

15、 C1Q1Q1FF0 FF1 FF21D C1Q0Q03.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析练习：分析下图所示异步时序电路的逻辑功能。练习：分析下图所示异步时序电路的逻辑功能。解：解： 求驱动方程求驱动方程nnnQDQDQD001122 ， 求状态方程求状态方程 CPDQn 1 CPQDQQQDQQQDQnnn 001n0111n11221n20（摩尔型）（摩尔型） 列状态表列状态表3.2.2 3.2.2 时序逻辑电路的分析时序逻辑电路的分析0 0 0 0 0 1 0 1 00 1 11 0 0 1 0 11 1 01 1 110000111101010101001100

16、1 1n01n11n210 n0n1n2 QQQQQCPQQQ 画状态图画状态图100Q2Q1Q0111110101011010001000 由状态图可以看出，在时钟脉冲由状态图可以看出，在时钟脉冲CPCP的作用下，电路的作用下，电路的的8 8个状态按递减规律循环变化，即：个状态按递减规律循环变化，即：000111110101100011010001000000111110101100011010001000电路具有递减计数功能，是一个电路具有递减计数功能，是一个3 3位二进制位二进制异步减法计数异步减法计数器，且具有自启动功能器，且具有自启动功能。 画波形图画波形图3.2.2 3.2.2 时

17、序逻辑电路的分析时序逻辑电路的分析 逻辑功能分析逻辑功能分析CPQ0Q1Q2设设Q2Q1Q0的初始状态为的初始状态为000。 在数字电路中，能够在数字电路中，能够记忆输入脉冲个数记忆输入脉冲个数的电路称为计的电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个数器。计数器是一个周期性的时序电路，其状态图有一个闭合环闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计，闭合环循环一次所需要的时钟脉冲的个数称为计数器的数器的模值模值M M。由。由n n个触发器构成的计数器，其模值个触发器构成的计数器，其模值M M一般应一般应满足满足2 2n-1n-1M2M2n n。3.3 3.3 计数器计数

18、器计数器有许多不同的类型：计数器有许多不同的类型： 按按时钟控制方式时钟控制方式来分，有异步、同步两大类；来分，有异步、同步两大类； 按计数过程中按计数过程中数值的增减数值的增减来分，有加法、减法、可逆来分，有加法、减法、可逆计数器三类；计数器三类； 按按模值模值来分，有二进制、十进值和任意进制计数器。来分，有二进制、十进值和任意进制计数器。同步二进制加法计数器同步二进制加法计数器 3.3 3.3 计数器计数器一、二进制计数器一、二进制计数器 Q0 Q0 Z FF0 FF1 FF2 CP Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & & 1

19、& 100 KJnQKJ011 nnQQKJ0122 分析：分析：驱动方程驱动方程和输出方程和输出方程nnnQQQ012Z nnnn2n1n0n2n1n012nnn1n0n1n011n10201100QQQQQQQQQQQQQQQQQQQnnn )(3.3 3.3 计数器计数器状态方程状态方程状态表状态表0 0 0 0 0 1 0 1 00 1 11 0 0 1 0 11 1 01 1 1011001101010101000011110 Z 1n01n11n2 n0n1n2 QQQQQQ00000001nnnQKQJQ 1 画状态图画状态图100Q2Q1Q000101001110111

20、01110003.3 3.3 计数器计数器Z Z0 01 10 00 00 00 00 00 0CPQ2Q1Q0Z12345678 画波形图画波形图f fCPCP1/2f1/2fCPCP1/4f1/4fCPCP1/8f1/8fCPCP设初态为设初态为Q3Q2Q1Q0=0000。3.3 3.3 计数器计数器74161741614 4位同步二进制加法计数器位同步二进制加法计数器 ET EP CP 74LS161 Q0 Q1 Q2 Q3 (b) 逻辑功能示意图 (a) 引脚排列图 16 15 14 13 12 11 10 9 74LS161 1 2 3 4 5 6 7 8 VCC C Q0 Q1 Q

21、2 Q3 ET LD RD CP D0 D1 D2 D3 EP GND RD D0 D1 D2 D3 C LD 3.3 3.3 计数器计数器74161 74161 功能表功能表3.3 3.3 计数器计数器二、十进制计数器二、十进制计数器 C FF0 FF1 FF2 FF3 Q1 Q0 1 CP Q2 1J C1 1K 1J C1 1K 1J C1 1K & & & Q3 Q3 1J C1 1K & & 同步十进制加法计数器同步十进制加法计数器 分析：分析：驱动方程驱动方程和输出方程和输出方程 nnnnnnnnnQKQQQJQQKJQKQQJKJ03012

22、301220103100 , , 1nnQQC03 nnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQ30301213201201121010311010nnnQKQJQ 1状态方程状态方程3.3 3.3 计数器计数器 nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100 , , 1状态表状态表0 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 0 0 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 01 1 1 1

23、00011110000111100000000110101010101010101010101001100110001000103.3 3.3 计数器计数器 C Q 1n01n11n21n3 n0n1n2 n3 QQQQQQQ0000000010101010状态图状态图3.3 3.3 计数器计数器 001 0 0011 000 1 000 0 010 0 010 1 011 0 0111 100 0 101 0 100 1 1011 110 0 1111 111 0 110 1 Q3Q2Q1Q0 具有自启动能力。具有自启动能力。波形图波形图CPQ0Q1Q2Q312345678910设初态为设初

24、态为Q3Q2Q1Q0=0000。3.3 3.3 计数器计数器7416074160同步十进制加法计数器同步十进制加法计数器3Q2QETCP0D1D2D3DC1Q0Q74160EPRDDL3.3 3.3 计数器计数器三、任意进制计数器三、任意进制计数器假定已有的是假定已有的是N N进制计数器，而需要得到进制计数器，而需要得到M M进制进制计数器。计数器。1 1当当MNM D0 D1 D2 D3 &11CP同步置数法同步置数法预置数：预置数：D3D2D1D0=0000SM-1S11 即即Q3Q2Q1Q01011CP 74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D

25、0 D1 D2 D3 11&3.3 3.3 计数器计数器同步置数法同步置数法预置数：预置数：D3D2D1D0=0011110111001011101010011000011101100101010000111110Q3Q2Q1Q0预置信号预置信号 74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D0 D1 D2 D3 11CP&1 1 0 03.3 3.3 计数器计数器进位进位C C置数法置数法N=16，M=12，NM=4即即 D3D2D1D0=0100 74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D0 D1 D2 D3

26、1CP10 0 1 013.3 3.3 计数器计数器2 2当当MNMN时：必须将多片计数器时：必须将多片计数器级联级联。1 1）整体清）整体清“0”0”法或整体置数法法或整体置数法基本思路：先将基本思路：先将n n片计数器级联组成片计数器级联组成Nn（NnM）进制计数器，计满）进制计数器，计满M M个状态后，采用整体清个状态后，采用整体清“0”0”或整体置数法实现或整体置数法实现M M进制计数器。进制计数器。2 2）分解法）分解法基本思路：将基本思路：将M=MM=M1 1M M2 2MMn n，其中，其中M M1 1、M M2 2、MMn n均不大于均不大于N N，则用，则用n n片计数器分别

27、组成片计数器分别组成M1 1、M2 2、Mn n进制的计数器，然后级联即可构成进制的计数器，然后级联即可构成M进进制计数器。制计数器。芯片级联的方式：芯片级联的方式：串行进位方式：以低位片的进位输出信号串行进位方式：以低位片的进位输出信号C作为高位片的时钟作为高位片的时钟输入信号输入信号CP 。并行进位方式：以低位片的进位输出信号并行进位方式：以低位片的进位输出信号C作为高位片的工作作为高位片的工作状态控制信号状态控制信号EP和和ET。3.3 3.3 计数器计数器例：试用例：试用7416074160组成百进制计数器。组成百进制计数器。 Q 0 Q 1 Q 2 Q 3 C LD R D D 0

28、D 1 D 2 D 3 EP ET CP CP 1 1 进进位位输输出出 Q0 Q1 Q2 Q3 C LD RD D0 D1 D2 D3 EP ET CP 1 1 1 进进位位输输出出 Q0 Q1 Q2 Q3 C LD RD D0 D1 D2 D3 EP ET CP 1 Q 0 Q 1 Q 2 Q 3 C LD R D D 0 D 1 D 2 D 3 EP ET CP CP 1 1 串行进位方式（异步计数器）串行进位方式（异步计数器）并行进位方式（同步计数器）并行进位方式（同步计数器）3.3 3.3 计数器计数器例：试用两片例：试用两片7416074160实现实现5454进制计数器。进制计数器

29、。解：解：M=54M=54，7416074160是具有异步清零、同步置数的十进制计是具有异步清零、同步置数的十进制计数器。数器。整体置数法整体置数法计数：计数：0 05353。5 53 30 1 0 1 0 0 1 1 Q3Q2Q1Q0 进进位位输输出出 Q0 Q1 Q2 Q3 C LD RD D0 D1 D2 D3 EP ET CP 1 Q 0 Q 1 Q 2 Q 3 C LD R D D 0 D 1 D 2 D 3 EP ET CP CP 1 1 & 3.3 3.3 计数器计数器分解法分解法M=54=6M=54=69 9，用两片，用两片7416074160分别构成六进制和九进制，然

30、后级联即可。分别构成六进制和九进制，然后级联即可。 Q 0 Q 1 Q 2 Q 3 C LD R D D 0 D 1 D 2 D 3 EP ET CP CP 1 1 进位输出进位输出 Q0 Q1 Q2 Q3 C LD RD D0 D1 D2 D3 EP ET CP 1 1 1 1 1 六进制六进制九进制九进制CPCP为秒脉冲为秒脉冲(周期为周期为1秒秒)24进制计数器进制计数器60进制计数器进制计数器60进制计数器进制计数器ag7744874487448744874487448QDQA秒显示秒显示0059秒秒分显示分显示0059分分小时显示小时显示0023小时小时显示译码器显示译码器数码管数码

31、管计数器应用举例电子表电路计数器应用举例电子表电路3.3 3.3 计数器计数器3.4 3.4 寄存器寄存器 在数字电路中，用来在数字电路中，用来存放一组二进制数据存放一组二进制数据或代码的电或代码的电路称为寄存器。路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储一个触发器可以存储1 1位二进制代码位二进制代码，存放，存放n n位二进制代位二进制代码的寄存器，需用码的寄存器，需用n n个触发器来构成。个触发器来构成。 按照功能的不同，寄存器分为数码寄存器（基本寄按照功能的不同，寄存器分为数码寄存器（基本寄存器）和移位寄

32、存器两大类。存器）和移位寄存器两大类。并行方式并行方式串行方式串行方式输入输入输出输出方式方式 每一位数据对应一个输入端（或输出端）。在时钟每一位数据对应一个输入端（或输出端）。在时钟脉冲作用下，各位脉冲作用下，各位同时同时输入（或输出）。输入（或输出）。 只有一个输入端（或输出端）。在时钟脉冲作用下，只有一个输入端（或输出端）。在时钟脉冲作用下，各数码各数码逐位逐位输入（或输出）。输入（或输出）。3.4 3.4 寄存器寄存器一、数码寄存器一、数码寄存器在数码寄存器中，数据的输入、输出均为并行方式。在数码寄存器中，数据的输入、输出均为并行方式。1.1.两步（二拍）接收两步（二拍）接收4 4位数

33、据寄存器位数据寄存器并行输出并行输出并行输入并行输入清清0 0接收接收RSRSRSRS & & &Q3Q2Q1Q0D0D1D2D3 &000010110100“1”1”10113.4 3.4 寄存器寄存器2.2.一步（单拍）接收一步（单拍）接收4 4位数据寄存器位数据寄存器接收接收10111011C1 1DQ3Q2Q1Q0D0D1D2D3C1 1DC1 1DC1 1D3.4 3.4 寄存器寄存器74LS17574LS175四位数据寄存器四位数据寄存器Q1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33CPDD3

34、012DD1DR13.4 3.4 寄存器寄存器二、移位寄存器二、移位寄存器1.1.单向移位寄存器单向移位寄存器 移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出；串行输入、串行输出；并行输入、串数据可以并行输入、并行输出；串行输入、串行输出；并行输入、串行输出；串行输入、并行输出。十分灵活。行输出；串行输入、并行输出。十分灵活。串行输入串行输入串串行行输输出出并行输出并行输出“1011”“1011”n1nn1nn1n1n2312010QQQ QQQDQI,1 10 01 11 10 00 00 00 01DC1R1DC11DC1FF0FF2FF1CP1DC1FF3RRRQ1DIQ2Q3Do清清0 0Q0用用D D触发器