数字电子基础(康华光)

1、3 逻辑门电路逻辑门电路3.1 MOS逻辑门电路逻辑门电路3.2 TTL逻辑门电路逻辑门电路*3.3 射极耦合逻辑门电路射极耦合逻辑门电路*3.4 砷化镓逻辑门电路砷化镓逻辑门电路3.5 逻辑描述中的几个问题逻辑描述中的几个问题3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题* 3.7 用用VerilogHDL描述逻辑门电路描述逻辑门电路教学基本要求：教学基本要求：1、了解半导体器件的开关特性。了解半导体器件的开关特性。2、熟练掌握熟练掌握基本逻辑门（与、或、与非、或非、异或基本逻辑门（与、或、与非、或非、异或门）、三态门、门）、三态门、OD门（门（OC门），门），传输门传

2、输门的逻辑功能。的逻辑功能。3、学会门电路逻辑功能分析方法。学会门电路逻辑功能分析方法。4、掌握掌握逻辑门的主要参数及在应用中的接口问题。逻辑门的主要参数及在应用中的接口问题。3. 逻辑门电路逻辑门电路3.1 MOS逻辑门逻辑门3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑门的一般特性逻辑门的一般特性3.1.3 MOS开关及其等效电路开关及其等效电路3.1.4 CMOS反相器反相器3.1.5 CMOS逻辑门电路逻辑门电路3.1.6 CMOS漏极开路门和三态输出门电路漏极开路门和三态输出门电路3.1.7 CMOS传输门传输门3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参

3、数1 、逻辑门逻辑门: :实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。2、 逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门3.1.1 3.1.1 数字集成电路简介数字集成电路简介1. CMOS集成电路集成电路: :广泛应用于超大规模、甚大规模集成电路广泛应用于超大规模、甚大规模集成电路 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不兼容兼容抗干扰抗干扰

4、功耗低功耗低74LVC 74VAUC速度加快速度加快与与TTLTTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC74HC与与TTLTTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低( (超低超低) )电压电压速度更加快速度更加快与与TTLTTL兼容兼容负载能力强负载能力强抗干扰功耗低抗干扰功耗低 74系列系列74LS系列系列74AS系列系列 74ALS2. TTL2. TTL 集成电路集成电路: :广泛应用于中大规模集成电路广泛应用于中大规模集成电路3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性1

5、. 1. 输入和输出的高、低电平输入和输出的高、低电平输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIH(min)输出低电平的上限值输出低电平的上限值 VOL(max) vOvI 驱动门驱动门G1 负载门负载门G21 1 输出输出高电平高电平+VDD VOH(min)VOL(max) 0 G1门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VIH( min )VIL(max)+VDD 0 G2门门vI范围范围 输入输入低电平低电平 vI VNH 当前级门输出高电平的最小当前级

6、门输出高电平的最小值时值时允许负向噪声电压的最大值允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：负载门输入高电平时的噪声容限：VNL 当前级门输出低电平的最大当前级门输出低电平的最大值时值时允许正向噪声电压的最大值允许正向噪声电压的最大值负载门输入低电平时的噪声容限负载门输入低电平时的噪声容限：2. 噪声容限噪声容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力示门电路的抗干扰能力 1 驱动门驱动门 vo 1 负载

7、门负载门 vI 噪声噪声 3.传输延迟时间传输延迟时间传输延迟时间是表征门电路开关速度传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入形的作用下，其输出波形相对于输入波形延迟了多长的时间波形延迟了多长的时间。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50% 90% 50% 10% tPLH tf tr 输入输入 50% 50% 10% 90% 4. 4. 功耗功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流电源总电

8、流ID与电源电压与电源电压VDD的乘积。的乘积。5. 5. 延时延时 功耗积功耗积是速度功耗综合性的指标是速度功耗综合性的指标. .延时延时 功耗积功耗积，用符号，用符号DP表示表示扇入数：取决于逻辑门的输入端的个数。扇入数：取决于逻辑门的输入端的个数。6. 6. 扇入与扇出数扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于动态功耗：指的是电路在输出状态转换时的功耗，对于TTLTTL门电路门电路来说，静态功耗是主要的。来说，静态功耗是主要的。CMOSCMOS电路的静态功耗非常低，电路的静态功耗非常低，CMOSCMOS门电路有动态功耗。门电路有动态功耗。扇出数：是指其在正常工作情况下

9、，所能带同类门电路的最大数目。扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。（a)a)带拉电流负载带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。个数。)(I)(IN负载门负载门驱动门驱动门IHOHOH 高电平高电平扇出数扇出数:IOH : :驱动门的输出端为高电平驱动门的输出端为高电平 电流电流IIH : :负载门的输入电流负载门的输入电流。(b)带灌电流负载带灌电流负载)(I)(IN负

10、负载载门门驱驱动动门门ILOLOL 当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起将增加，同时也将引起输出低电压输出低电压VOL的升高。当输出为低电平，并且保证不超过输的升高。当输出为低电平，并且保证不超过输出低电平的上限值。出低电平的上限值。IOL ：驱动门的输出端为低电平电流：驱动门的输出端为低电平电流IIL ：负载门输入端电流之和：负载门输入端电流之和各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较3.1.3 MOS开关及其等效电路开关及其等效电路：MOS管工作在可变电阻区，输出低电平管工作在可变电阻区，输出低电平: : M

11、OS管截止，管截止， 输出高电平输出高电平当当I VTvGSMOS管相当于一个由管相当于一个由vGS控制的控制的无触点开关。无触点开关。MOS管工作在可变电阻区，管工作在可变电阻区，相当于开关相当于开关“闭合闭合”，输出为低电平。输出为低电平。MOS管截止，管截止，相当于开关相当于开关“断开断开”输出为高电平。输出为高电平。当输入为低电平时：当输入为低电平时：当输入为高电平时：当输入为高电平时：3.1.4 CMOS 反相器反相器1.1.工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止导通导通 10 V

12、10 V 10V 0V导通导通截止截止0 VVTN = 2 VVTP = 2 V逻辑图逻辑图AL 逻辑表达式逻辑表达式vi (A)0vO(L)1逻辑真值表逻辑真值表10)VVVTPTNDD( P沟道沟道MOS管输出特性曲线坐标变换管输出特性曲线坐标变换输入高电平时的工作情况输入高电平时的工作情况输入低电平时的工作情况输入低电平时的工作情况作图分析：作图分析：)v(fvIO 电压传输特性电压传输特性在由于电路具有互补对称的性质，它的开通时间与关在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：闭时间是相等的。平均延迟时间：10 ns。 带电容负载带电容负载A BTN1

13、TP1 TN2 TP2L0 00 11 01 1截止截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止 截止截止导通导通导通导通1110与非门与非门1.CMOS 与非门与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)(a)电路结构电路结构(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10VN输入的与非门的电路输入的与非门的电路?输入端增加有什么问题输入端增加有什么问题?3.1.5 CMOS 逻辑门逻辑门或非门或非门BAL 2.2.CMOS 或非门或非门+VDD+10VTP1TN1T

14、N2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止导通导通截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通1000AB10V10VVTN = 2 VVTP = 2 VN输入的或非门的电路的结构输入的或非门的电路的结构?输入端增加有什么问题输入端增加有什么问题?3. 异或门电路异或门电路BA BABAXBAL BABA BA =A B4.4.输入保护电路和缓冲电路输入保护电路和缓冲电路 基基本本逻逻辑辑功功能能电电路路 基基本本逻逻辑辑功功能能电电路路 输输入入保保护护缓缓冲冲电电路路 输输出

15、出缓缓冲冲电电路路 vi vo 采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。具有相同的输入和输出特性。（1 1）输入端保护电路）输入端保护电路: :(1) 0 vA VDD + vDF 二极管导通电压：二极管导通电压：vDF(3) vA vDF 当输入电压不在正常电压范围时当输入电压不在正常电压范围时, ,二极管导通，限制了电容两端二极管导通，限制了电容两端电压的增加电压的增加, ,保护了输入电路。保护了输入电路。D1、D2截止截止D1导通导通, D2截止截止vG = VDD + vDFD2导通导通, D1截

16、止截止vG = vDFRS和和MOS管的栅极电容组成积分网络，使输入信号的过冲电压管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。延迟且衰减后到栅极。 D2 -分布式二极管分布式二极管(iD大大) VDD vI CN TP Rs D2 D1 TN CP vO BABAL （2）CMOS逻辑门的缓冲电路逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能能为与非功能1. CMOS漏极开路门漏极开路门1.）CMOS漏极开路门的

17、提出漏极开路门的提出输出短接，在一定情况下会产输出短接，在一定情况下会产生低阻通路，大电流有可能导生低阻通路，大电流有可能导致器件的损毁，并且无法确定致器件的损毁，并且无法确定输出是高电平还是低电平。输出是高电平还是低电平。 +VDDTN1TN2AB+VDDAB01C D RP VDD L A B & & （2）漏极开路门的结构与逻辑符号漏极开路门的结构与逻辑符号(c) (c) 可以实现线与功能可以实现线与功能; ;CDAB CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 电路电路A B L & 逻辑符逻辑符号号(b)(b)与非逻辑不变与非逻辑不变RP

18、 VDD L A B 漏极开路门输出连接漏极开路门输出连接21PPL RP VDD L A B C D (a)(a)工作时必须外接电源和电阻工作时必须外接电源和电阻; ;RP VDD L A B C D Rp的值愈小，负载电容的充电时间的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快常数亦愈小，因而开关速度愈快。但功耗大但功耗大, ,且可能使输出电流超过允且可能使输出电流超过允许的最大值许的最大值IOL(max） 。电路带电容负载电路带电容负载1 10 0CL LRp的值大，可保证输出电流不能超的值大，可保证输出电流不能超过允许的最大值过允许的最大值IOL(max）、）、功耗小功耗小。

19、但负载电容的充电时间常数亦愈大，但负载电容的充电时间常数亦愈大，开关速度因而愈慢开关速度因而愈慢。最不利的情况：最不利的情况：只有一个只有一个 OD门导通，门导通，110为保证低电平输出为保证低电平输出OD门的门的输输出电流不能超过允许的最大值出电流不能超过允许的最大值 IOL(max)且且VO=VOL(max） ，RP不不能太小能太小。当当VO=VOLIL(total)OLOLDDpIIVVR(max)(max)(min) IL(total)pOLDDOLIRVVI(min)(max)(max) +V DDIILRP&n&m&kIIL（total)IOL（max)+V

20、 DDRP&n&m&111当当VO=VOHIIH（total)I0H（total)为使得高电平不低于规定的为使得高电平不低于规定的VIH的的最小值，则最小值，则Rp的选择不能过大。的选择不能过大。Rp的最大值的最大值Rp(max) ：IH(total)OH(total)IHDDpIIVVR(min)(max) 1TP TN VDD L A EN & 1 1 EN A L 1 0011截止截止导通导通111高阻高阻 0 输出输出L输入输入A使能使能EN0011 10 00截止截止导通导通010截止截止截止截止X1逻辑功能：高电平有效的同相逻辑门逻辑功能：高电平有效的同相逻辑门0 13.1.7 CMOS传输门传输门( (双向模拟开关双向模拟开关) ) 1 1. CMOS传输门电路传输门电路TP vI /vO TN vO /vI C C