EDA实验一--七人表决器(共4页)

1、精选优质文档-倾情为你奉上河 北 科 技 大 学实 验 报 告2013级 电信 专业 132 班 学号 2016年5月23日姓 名 田继辉 同组人 指导教师 于国庆实验名称 实验一 七人表决器 成 绩实验类型 设计型 批阅教师一、实验目的（1）掌握MUXPLUS II语言输入的设计过程。（2）初步了解VHDL语言。（3）熟悉FPGA项目设计的基本流程。二、实验原理： 用七个开关作为表决器的7个输入变量，输入变量为逻辑“1”时表示表决者“赞同”； 输入变量为逻辑“0”时表示表决者“不赞同”；输出逻辑“1”时，表示表决“通过”； 输出逻辑“0”时，表示表决“不通过”；当表决器的七个输入变量中有4个

2、及以上为“1”时，则表决器输出为“1”，否则为“0”。表决器输入采用试验箱K1K16，输出采用试验箱L15、L16指示；同意红灯亮，否则黄灯亮。三、实验内容及步骤1打开MUXPLUS II VHDL编辑器，完成七人表决器的设计。包括VHDL程序输入、编译、综合。实验程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;ENTITY vote7 ISPORT(men: INstd_logic_vector(6 downto 0);pass,stop: buffer std_logic);END

3、vote7;ARCHITECTURE behave OF vote7 ISBEGIN stop<=not pass;PROCESS (men) variable temp:std_logic_vector(2 downto 0);BEGIN temp:="000" for i in 0 to 6 loop if(men(i)='1') then temp:=temp+1; else temp:=temp+0; end if; end loop; pass<=temp(2); END PROCESS; END behave;2、建立仿真波形文件，使

4、用 MAXPLUS II Simulator功能进行功能仿真。仿真结果如下：3、目标器件选择与管脚锁定并重新编译、综合、适配。FPGA型号：EP1K100QC208-3引脚绑定：NODE绑定FPGA引脚对应实验箱上的a064LK1a165LK2a267LK3a368LK4a469LK5a570LK6a671LK7s90L1p92L24、下载并验证结果将编译好的程序进行一系列的元件引脚绑定之后，Programmer > Configuration 成功，测试按键发现有个键按下去了但是并未显示想要的结果，于是更换别的LK按键指示灯，这次达到了预期的效果。接着画仿真电路图，设置End time

5、=60.0s，按照实验要求设计出七人表决器的仿真波形，Simulator一下，结果在意料之外。检查不出什么毛病，请教她人才明白：原来是忘了保存。最后结果如预料一般很完美，但按下的按键多于三个（即四个或四个以上）时，指示灯会亮，从而实现少数服从多数的结果。四、实验结果与总结表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。七人表决器由七个人来投票，当同意的票数大于或者等于4人时，则认为同意；反之，当否决的票数大于或者等于4人时，则认为不同意。实验中用7个拨挡开关来表示七个人，当对应的拨挡开关输入为1时，表示此人同意；否则若拨挡开

6、关输入为0时，则表示此人反对。表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮，；否则，如果表决的结果为反对，则LED不会被点亮。同时用七段显示数码管来显示赞成的人数和反对的人数。由于第一次是接触MAX+plus，英文版的，导致刚开始操作时无从下手。虽然老师有在亲切和蔼地为同学们讲述操作流程和如何使用，但有时候还是没有跟上，问旁边的同学也不会。这就到了考验一个人学习能力的时候了，通过向他人请教和自己摸索，终于熟悉了一系列的操作步骤。当到了Floorplan Editor绑定元件引脚这一步时，竟然没有改显示的引脚界面图因为还要选择设备为EP1K100QC208-3，和外围硬件箱芯片相匹配。第一阶段在不断地尝试与调试、不断地请教与重做中完成了，脑门子都已是大汗淋漓。第二阶段的画仿真电路图，有了前面一系列的探索与尝试，这一步很快就完成了。只是要将其缩小到m级而不是nm级，只为了更符合要求，看起来也美观一些。虽然忘记了时间要有所延迟以便更贴近于实际生活，不过总的来说也算大功告成了。只有实践才是检验真理的唯一标准，同理，只有通过亲自动手实验你才能真正学到点东西。你不去做，你永远不知道真相。人类的智慧也是无穷无尽的，在EDA领域，不仅创造了FPGA现场可编程逻辑门阵列这种技术，而且还开发了VHDL超高速集成电路硬件描述语言