第2章_28086工作模式、基本时序

1、2.3.5 8086微处理器最大微处理器最大/最小模式配置最小模式配置8086CPU有两种工作模式有两种工作模式：u 一种称为一种称为最小最小工作模式，此时工作模式，此时MN/MX信号接信号接+5V。在在这种模式下，系统中只允许有一块这种模式下，系统中只允许有一块CPU，所有指令都，所有指令都由该由该CPU执行，从而构成一个执行，从而构成一个单处理机单处理机系统，系统，所有控所有控制信号由制信号由CPU引脚引脚产生；产生；u 另一种称为另一种称为最大最大工作模式，此时工作模式，此时MN/MX信号接地信号接地（GND）。在这种模式下，系统中可有多个处理机或在这种模式下，系统中可有多个处理机或协处

2、理机，构成协处理机，构成多处理机多处理机结构，这时结构，这时CPU将利用专用将利用专用的接口芯片来产生控制信号。的接口芯片来产生控制信号。11、最小工作模式下的系统配置、最小工作模式下的系统配置 =1 接接+5VMN/MX VCC8086CPU74LS373GDD74LS245DT/RGAB RAMI/OI/O设备设备 CBBHE/S7DEN DT/RRDWRIOA16A19 ALEAD0AD15MN/MXCLKREADYRESETM/8284ARESABDB21110181716151413121234567898284AAEN1AEN2ASYNCRDY2RDY1CSYNCRESX2X1EF

3、IE/CREADYPCLKRESETOSCCLKVCCGND（1）时钟发生电路时钟发生电路 8086系统中使用的时钟电路主系统中使用的时钟电路主要由一片要由一片8284A时钟发生器提供。时钟发生器提供。8284A向向CPU主要提供三个信号，第主要提供三个信号，第一个是系统工作的主时钟信号一个是系统工作的主时钟信号CLK，用于驱动用于驱动CPU工作工作；第二个是复位；第二个是复位信号信号RESET，向，向CPU提供复位；第提供复位；第三个是就绪控制信号三个是就绪控制信号READY，当外，当外部器件准备好后向部器件准备好后向CPU发出就绪信发出就绪信号。号。 3（2）地址锁存电路）地址锁存电路 8

4、086为了实现为了实现AD0-15引脚的复用功能，引脚的复用功能，须使用地址锁存电路。须使用地址锁存电路。 锁存电路的功能是在锁存电路的功能是在8086总线操作周总线操作周期的后几个时钟（期的后几个时钟（T2T4），保持待访问），保持待访问的内存或的内存或I/O接口上的地址信息。接口上的地址信息。 在在 8 0 8 6 中 常 用 的 地 址 锁 存 器 为中 常 用 的 地 址 锁 存 器 为74LS373/273、Intel8282/8283等。等。 4Q2D2Q4D3Q3D5D 3736D8D7D5Q8Q6Q7QOEG1D1Q4R（3）数据收发电路数据收发电路 用于对数据信息进行缓冲驱动

5、，并用于对数据信息进行缓冲驱动，并控制数据的发送和接收方向。在控制数据的发送和接收方向。在CPU的的DT/R信号的控制下，数据收发电路信号的控制下，数据收发电路能够进行双向的数据缓冲。能够进行双向的数据缓冲。 8086系统中常用的数据收发芯片有系统中常用的数据收发芯片有74LS245、Intel8286/8287等。等。 1G2GA2A4A3A5A6A8A7A1B2B4B3B5B6B8B7B1DT/RG24552、最大工作模式下的系统配置、最大工作模式下的系统配置 8086CPU74LS373GDD74LS245DT/RGABRAMI/OI/O设备设备CBBHE/S7S0S1S2A16A19

6、AD0AD15MN/MXCLKREADYRESET8284ARESVCCGNDMWTCINTAMRDCIORCIOWCDT/RDENALECLKS0S1S28288ABDBMN/MX =0 接接GND，控制总线由，控制总线由8288总线控制器产生。总线控制器产生。6（1）不同状态下不同状态下8288对应对应的输出命令信号的输出命令信号 0 0 0 中断响应中断响应 0 0 1 读读I/O 0 1 0 写写I/O 0 1 1 暂停暂停 1 0 0 取指取指 1 0 1 读存储器读存储器 1 1 0 写存储器写存储器 1 1 1 无效无效S2 S1 S0INTAMRDCIORCAIOWCIOWCM

7、RDCMWTCAMWC7INTAMRDCIORCAIOWCIOWCMWTCAMWC8288各输出命令信号的功能各输出命令信号的功能 MCE/PDENINTA状态状态设码器设码器命令命令信号信号发生器发生器控制控制逻辑逻辑控制控制信号信号发生器发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWCMCE/PDENINTA状态状态译码器译码器命令命令信号信号发生器发生器控制控制逻辑逻辑控制控制信号信号发生器发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC输出输出命令命令信号信号

8、8MCE/PDENINTA状态状态设码器设码器命令命令信号信号发生器发生器控制控制逻辑逻辑控制控制信号信号发生器发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC8086控制控制逻辑逻辑（2）8288控制逻辑控制逻辑 8288的工作受输入控制信号控制，控制信号包括的工作受输入控制信号控制，控制信号包括IOB、 、CEN和和CLK，其功能是使，其功能是使8288与与CPU保保持同步工作。持同步工作。 AENAEN9 地址使能信号，当地址使能信号，当8288处于系统总线方式下（处于系统总线方式下（IOB=0），用），用于多总线同步。该信

9、号保持低电平于多总线同步。该信号保持低电平115ns后，后，8288开始输出控开始输出控制信号。制信号。 AEN：CEN：8288片选有效信号，用于多片片选有效信号，用于多片8288协调工作。协调工作。CEN=1，该，该8288工作工作=0，该，该8288不不工作工作CLK：时钟信号，通常由系：时钟信号，通常由系统时钟提供，同步控制信号的统时钟提供，同步控制信号的节拍。节拍。MCE/PDENINTA状态状态设码器设码器命令命令信号信号发生器发生器控制控制逻辑逻辑控制控制信号信号发生器发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC

10、IOB=0，系统总线工作方式，系统总线工作方式=1，I/O总线工作方式总线工作方式IOB：总线工作方式信号，决定该：总线工作方式信号，决定该8288的工作方式。的工作方式。10ALE：地址锁存允许信号：地址锁存允许信号 DEN：数据使能信号：数据使能信号 DT/ ：数据：数据收发收发方向信号方向信号RMCE/ ：主设备使能：主设备使能/外设数据允许，复用信号外设数据允许，复用信号 PDENMCE/PDENINTA状态状态译码器译码器命令命令信号信号发生器发生器控制控制逻辑逻辑控制控制信号信号发生器发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCEN

11、AENIOWC11最小工作模式最小工作模式 （2）控制总线由）控制总线由CPU引脚引脚直接产生。直接产生。（3）用于构成单处理机小）用于构成单处理机小型系统型系统 。（1）MN/MX =1最大最小工作模式比较最大最小工作模式比较最大工作模式最大工作模式 （2）控制总线由）控制总线由8288总线总线控制器产生。控制器产生。（3）用于构成多处理机和）用于构成多处理机和数学协处理器大型系统。数学协处理器大型系统。（1）MN/MX =0主主存存I/OI/O设备设备CPU245373DBABCB8288系系统统总总线线MN/MX主主存存I/OI/O设备设备CPU245373DBABCB系系统统总总线线M

12、N/MXVCC122.4 8086微处理器的基本工作时序微处理器的基本工作时序 时钟周期时钟周期 T：CPU工作的时间脉冲。由时钟发生电路提供，每个时间脉冲工作的时间脉冲。由时钟发生电路提供，每个时间脉冲的间隔时间为时钟周期。的间隔时间为时钟周期。总线周期：总线周期： 每每4个时钟周期完成一次总线操作，即一个操作数的读个时钟周期完成一次总线操作，即一个操作数的读/写操写操作，称为总线周期。作，称为总线周期。 指令周期：指令周期：完成一条指令的时间，由整数个总线周期构成，指令功能不同完成一条指令的时间，由整数个总线周期构成，指令功能不同其指令周期长度不等。其指令周期长度不等。空闲周期空闲周期 T

13、I：无总线操作时进入空闲周期，插入的个数与指令有关。无总线操作时进入空闲周期，插入的个数与指令有关。 等待周期等待周期TW：当被操作对象无法在当被操作对象无法在3个时钟周期内完成数据读写操作时，个时钟周期内完成数据读写操作时，在总线周期中插入等待周期。在总线周期中插入等待周期。 2.4.1 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期13142. 总线写周期总线写周期 当当8086CPU进行存储器或进行存储器或I/O接口接口写写操作时，总线进入写操作时，总线进入写周期，时序如下：周期，时序如下： 153中断响应周期中断响应周期 当当8086的的INTR引脚上有高电平信号，则中断标志

14、引脚上有高电平信号，则中断标志IF=1时，时，8086CPU在执行完当前指令后，进入中断响应周期。响应中断时在执行完当前指令后，进入中断响应周期。响应中断时CPU将执行两个中断响应周期。将执行两个中断响应周期。 164总线响应周期总线响应周期 当系统中有其它的总线主设备请求总线控制时，当系统中有其它的总线主设备请求总线控制时， CPU进入进入总线响应周期。总线响应周期。175系统复位周期系统复位周期 8086CPU的的RESET引脚，可以用来启动或再启动系统。引脚，可以用来启动或再启动系统。 复位操作可以让复位操作可以让CPU进入一个确定状态，从而执进入一个确定状态，从而执行预定程序，使系统进

15、入正常操作过程。行预定程序，使系统进入正常操作过程。 182.4.3 8086最大模式时序最大模式时序 在最大模式下系统总线上的时序基本与最小模式相在最大模式下系统总线上的时序基本与最小模式相同，主要区别有以下几点：同，主要区别有以下几点：1）控制信号不同）控制信号不同 在最大模式下，在最大模式下，ALE、DEN（注意不是（注意不是 ）和）和DT/ 信号是由总线控制器信号是由总线控制器8288发出的，而在最小模式发出的，而在最小模式下下ALE、 和和DT/ 信号由信号由8086CPU直接发出。同时直接发出。同时数据允许信号电平值相反，一个是高电平有效、一个是数据允许信号电平值相反，一个是高电平有效、一个是低