Quartus约束及配置工程_第1页
Quartus约束及配置工程_第2页
Quartus约束及配置工程_第3页
Quartus约束及配置工程_第4页
Quartus约束及配置工程_第5页
已阅读5页，还剩5页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、FPGA/CPLD应用技术应用技术温国忠温国忠 、余菲、曾启明、余菲、曾启明晏凯、刘俐晏凯、刘俐约束及配置工程约束及配置工程曾启明曾启明 博士博士电子邮件：电子邮件：电话：电话：185030520081. 工程配置（1）Quartus软件在创建工程时已经做了基本的配置，需要强调的是指定器件和仿真方式两个步骤。器件是下载和在线调试是否成功的前提，必须要根据所用开发板上器件进行设置。1. 工程配置（2）仿真方式是制定代码或者原理图完成后的仿真工具。可以使用自带的波形仿真方式。也可以使用第三方仿真工具，如ModelSim等。2. 编译后分配引脚（1）代码或原理图成功编译后，下载代码之前，需要根据开发

2、板实际连接为所用到的引脚分配。点击“Assignments”“Pin Planner”，如下。（2）分配好引脚后，将没有用到的引脚接地。鼠标右键点击项目名称，选择“Device”。（3）在弹出的选项框中选择“Device and Pin Options”。（4）先选择“Unused Pin”，然后在右侧的“Reserve all unused pins”中选择“As output driving ground”，一路点击“OK”即可。完成后重新编译项目。3. 下载代码下载代码前，请确定仿真器与电脑和开发板已正常连接。点击“Tools”“Programer”，如下。看看“Hardware Setup”中是否有“USB-Blaster”，如有有，

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论