电子技术数字部分(共155页).ppt

1、电子技术数字局部电子技术数字局部前前 进进绪绪 论论模模 拟拟 部部 分分数数 字字 部部 分分点击进入有关局部点击进入有关局部电电 子子 技技 术术退退 出出第二编第二编 数字局部数字局部 返返 回回第十章第十章 数字电路基础数字电路基础 第十一章第十一章 逻辑代数逻辑代数 第十二章第十二章 组合逻辑电路组合逻辑电路 第十三章第十三章 触发器触发器 第十四章第十四章 时序逻辑电路时序逻辑电路 前前 进进第十五章第十五章 脉冲电路脉冲电路第十六章第十六章 数模与模数转换数模与模数转换退退 出出第十章第十章 数字电路根底数字电路根底 数字信号、计数制、逻辑关系、根本数字信号、计数制、逻辑关系、根

2、本数字电路数字电路逻辑门电路逻辑门电路本章主要内容：本章主要内容：返返 回回前前 进进10.1 10.1 数字电路概述数字电路概述1 1模拟信号与数字信号模拟信号与数字信号 模拟信号是指模拟自然现象如温度、光照模拟信号是指模拟自然现象如温度、光照等而得出的电流或电压，一般是连续、平滑变等而得出的电流或电压，一般是连续、平滑变化的信号，也可能断续变化，但任一时刻都有各化的信号，也可能断续变化，但任一时刻都有各种可能的取值。种可能的取值。 在时间上和取值上都是断续的，只有在时间上和取值上都是断续的，只有2 2个取值：个取值：高电平、低电平，分别用数字高电平、低电平，分别用数字1 1、0 0表示。表

3、示。2 2数字电路数字电路 处理数字信号的电路叫数字电路，又叫逻辑处理数字信号的电路叫数字电路，又叫逻辑电路。电路。 数字电路分为：逻辑门电路数字电路数字电路分为：逻辑门电路数字电路根本单元、组合逻辑电路、时序逻辑根本单元、组合逻辑电路、时序逻辑电路等。电路等。 3 3数字电路特点数字电路特点 抗干扰性强、性能稳定、速度快、精度高、抗干扰性强、性能稳定、速度快、精度高、易于集成、本钱低等。易于集成、本钱低等。10.2 10.2 数制与码制数制与码制 1 1十进制十进制decimal systemdecimal system 由十个根本数码由十个根本数码0 0、1 1、2 2、3 3、4 4、5

4、 5、6 6、7 7、8 8、9 9，任意数字均由这十个根本数码构成。，任意数字均由这十个根本数码构成。2 2二进制二进制binary systembinary system 由两个根本数码由两个根本数码0 0、1 1 ，任意数字均由这两个，任意数字均由这两个根本数码构成。根本数码构成。 逢十进一、借一当十。逢十进一、借一当十。 逢二进一、借一当二。逢二进一、借一当二。 4 4十进制与二进制的互换十进制与二进制的互换 1 1二进制转换为十进制数码乘权相加二进制转换为十进制数码乘权相加 整数整数转换：转换：小数小数转换：转换：(0.0101)2(0.0101)20 02-1=12-1=12-2+

5、02-2+02-3+12-3+12-42-4(0.3125)10(0.3125)10混合转换整数局部和小数局部分别转换混合转换整数局部和小数局部分别转换 (1011)(1011)2 21 12 20 0+0+02 21 1+1+12 22 2+1+12 23 3(11)(11)1010 (1011.0101)(1011.0101)2 2(11.3125)(11.3125)1010 2 2十进制转换为二进制十进制转换为二进制十进制整数转为二进制整数十进制整数转为二进制整数 111110 10 101110112 2 十进制小数转为二进制小数十进制小数转为二进制小数 乘乘2 2取整、积为取整、积为

6、0 0止、高位排列止、高位排列 除除2 2取余、商为取余、商为0 0止、低位排列止、低位排列 0.110.1110 10 0.750.752 2 注意，有乘不尽的情况。如注意，有乘不尽的情况。如0.30.310100.0100110.0100112 2 混合转换：整数局部和小数局部分别转换。混合转换：整数局部和小数局部分别转换。 5 5其他进制数其他进制数 1 1八进制八进制octaloctal 八个根本数码：八个根本数码：0 0、1717， 逢八进一、借一当八。逢八进一、借一当八。 136513658 87577571010 168816881010323032308 8 2 2十六进制十六

7、进制hexadecimalhexadecimal 十六个根本数码：十六个根本数码：0 0、1 91 9、A A、B B、C C、D D、E E、F F， 逢十六进一、借一当十六。逢十六进一、借一当十六。 八进制数与十进制数之间的转换类似于二进制。八进制数与十进制数之间的转换类似于二进制。 十六进制数与十进制数之间的转换类似于二进制。十六进制数与十进制数之间的转换类似于二进制。 1369ADF1369ADF161620355807203558071010 9669229669221010BC10ABC10A1616十六进制数与二进制之间转换方法十六进制数与二进制之间转换方法 ： 十六进制转为二进

8、制十六进制转为二进制将每位十六进制数均写将每位十六进制数均写成成4 4为二进制数缺乏为二进制数缺乏4 4位那么在前面补位那么在前面补0 0。 二进制转为十六进制二进制转为十六进制从低位开始，每从低位开始，每4 4位位二进制数变成二进制数变成1 1位十六进制数高位缺乏位十六进制数高位缺乏4 4位那么按位那么按实际大小转换。实际大小转换。 2 2518A518A1616A3B90A3B901621626 6码制码制 1 1二进制代码二进制代码binary codebinary code 将某种符号数字、字母、数学符号等用一串将某种符号数字、字母、数学符号等用一串按一定规律排列的二进制数码表示，这些

9、二进制数码按一定规律排列的二进制数码表示，这些二进制数码称为二进制代码。称为二进制代码。 2 2几种几种BCDBCD码码二进制代码的十进制数码二进制代码的十进制数码 用用4 4位二进制码表示十个十进制数码。位二进制码表示十个十进制数码。 数码数码 8421码码 5421码码 余余3码码 格雷码格雷码 0 0000 0000 0011 0000 1 0001 0001 0110 0001 2 0010 0010 0101 0010 3 0011 0011 0110 0100 4 0100 0100 0111 0101 5 0101 0101 1000 0110 6 0110 0110 1001

10、0111 7 0111 0111 1010 1000 8 1000 1011 1011 1001 9 1001 1100 1100 1010 权权 8421 5421 3 3ASCIIASCII代码代码ASCAmerican Standard ASCAmerican Standard Code for Information Interchange Code for Information Interchange 美国标准美国标准信息交换码信息交换码 用用8 8位二进制数来表示位二进制数来表示256256个计算机常用符号的代码。个计算机常用符号的代码。000111100001111000000

11、01000000010000111010001110101000000010000000010011000100110$00100100$001001000011101000111010011011101 011011101 ？0011111100111111111100101111001011110001111100011111011011110110111000001110000011100001111000011110101111101011000110000000110000100110001100110001200110010200110010A01000001A01000001B0

12、1000010B01000010C01000011C01000011a01100001a01100001b01100010b01100010c01100011c011000110001100000011000000101010001010111001100 11001100 4 4补码补码 补码的位数二进制数码个数由具体系统来规定。补码的位数二进制数码个数由具体系统来规定。 下面以下面以C C语言规定为例说明。语言规定为例说明。 整数整数int int 数数integerinteger用用1616位二进制补码位二进制补码表示。其最高位是符号位表示。其最高位是符号位整数为整数为0 0、负数为、负

13、数为1 1。 正数的补码正数的补码二进制形式的原码十进制数二进制形式的原码十进制数化为二进制数。如化为二进制数。如2912729127： 负数的补码负数的补码绝对值的二进制形式，按位取反绝对值的二进制形式，按位取反加加1 1。如。如-29127-29127： 绝对值形式，按位取反，绝对值形式，按位取反， 再加再加10.3 10.3 逻辑关系及逻辑门逻辑关系及逻辑门 1 1根本逻辑关系根本逻辑关系 只有三种根本逻辑关系。只有三种根本逻辑关系。 1 1与逻辑和与门与逻辑和与门 只有决定事件的全部条件都具备成立时，只有决定事件的全部条件都具备成立时，事件才会发生，否那么时间就不会发生。事件才会发生，

14、否那么时间就不会发生。 即条件全为即条件全为1 1时，事件为时，事件为1 1，否那么只要有一，否那么只要有一个或一个以上条件为个或一个以上条件为0 0，事件为，事件为0 0。与逻辑关系与逻辑关系 将条件看作输入信号，事件结果看作输出信号，将条件看作输入信号，事件结果看作输出信号，那么与逻辑关系用如下电路那么与逻辑关系用如下电路与门电路来实现。与门电路来实现。 与逻辑电路与门及与逻辑符号与逻辑电路与门及与逻辑符号 输入输出之间全部的对输入输出之间全部的对应取值。应取值。全全1 1为为1 1，否那么为，否那么为0: 0: 与逻辑真值表与逻辑真值表 输输 入入 信信 号号 输出信号输出信号 A B

15、C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1Y Y = = A AB BC C = = ABC ABC 与逻辑表达式与逻辑表达式 2 2或逻辑和或门或逻辑和或门 决定事件的全部条件中只要有一个或一个以上决定事件的全部条件中只要有一个或一个以上条件具备成立时，事件就会发生，否那么条件具备成立时，事件就会发生，否那么条件全部不具备事件就不会发生。条件全部不具备事件就不会发生。 即只要有一个或一个以上条件为即只要有一个或一个以上条件为1 1时，事件为时，事件为1 1，否那么条件为全否那么条件为全0 0，事件为，

16、事件为0 0。 与逻辑关系与逻辑关系 或逻辑电路或门及或逻辑符号或逻辑电路或门及或逻辑符号 全全0 0为为0 0，否那么为，否那么为1 1。 或逻辑真值表或逻辑真值表 输输 入入 信信 号号 输出信号输出信号 A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1Y Y = = A A+ +B B+ +C C或逻辑表达式或逻辑表达式 3 3非逻辑和非门非逻辑和非门 否认逻辑，条件满足时间不发生，条件不满足否认逻辑，条件满足时间不发生，条件不满足事件成立。事件成立。 Y = A Y = A A Y 0 1 1

17、 02 2复合逻辑关系复合逻辑关系 利用三种根本逻辑，可以组合成多种其他逻利用三种根本逻辑，可以组合成多种其他逻辑辑称为复合逻辑。称为复合逻辑。 1 1与非逻辑与非逻辑 几个变量先进行与运算，再进行非运算。几个变量先进行与运算，再进行非运算。 全全1 1为为0 0，否那么为，否那么为1: 1: 输输 入入 信信 号号 输出信号输出信号 A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0Y Y = = ABC ABC 2 2或非逻辑或非逻辑 几个变量先进行或运算，再进行非运算。几个变量先进行或运算，再进行

18、非运算。 输输 入入 信信 号号 输出信号输出信号 A B C Y 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0全全1 1为为0 0，否那么为，否那么为1: 1: Y Y = = ABC ABC 3 3异或逻辑异或逻辑 两个变量进行如下图运算：两个变量进行如下图运算： 2 2输入、输入、1 1输出电路。输出电路。输入相同，输出为输入相同，输出为0 0，输入相反，输出为输入相反，输出为1 1 Y Y = = ABAB = = ABAB + + AB AB A B Y A B Y 0 0 0 0 0 0 0 1 1

19、0 1 1 1 0 1 1 0 1 1 1 0 1 1 04 4与或非逻辑与或非逻辑 两组或多组输入变量先分别相与，与的结两组或多组输入变量先分别相与，与的结果再相或，最后再非。果再相或，最后再非。 Y Y = = AB+CD AB+CD 5 5不同逻辑符号比照不同逻辑符号比照 曾用符号通用符号国际符号 与 或 非 与非 或非 异或第十一章第十一章 逻辑代数逻辑代数 逻辑代数根本定律、逻辑函数化简逻辑代数根本定律、逻辑函数化简 本章主要内容：本章主要内容：返返 回回前前 进进11.1 11.1 逻辑函数逻辑函数 1 1逻辑变量逻辑变量 取值只能是取值只能是1 1或或0 0的两值变量叫逻辑变量。

20、的两值变量叫逻辑变量。分为输入变量表示逻辑条件的量和输出变量分为输入变量表示逻辑条件的量和输出变量表示逻辑结果的量。逻辑变量一般用大写字表示逻辑结果的量。逻辑变量一般用大写字目表示，输入变量常用目表示，输入变量常用A A、B B、C C、D D、E E等表示，等表示，输出变量常用输出变量常用Y Y、L L、Z Z表示。表示。 2 2逻辑函数逻辑函数 逻辑函数即输入变量和输出变量之间的逻辑关系逻辑函数即输入变量和输出变量之间的逻辑关系. . 不同的逻辑关系叫做不同的逻辑函数。不同的逻辑关系叫做不同的逻辑函数。3 3逻辑函数的表示方法逻辑函数的表示方法 1 1逻辑式逻辑式 2 2真值表真值表 3

21、3逻辑图：用各种逻辑符号联接而成的电路图。逻辑图：用各种逻辑符号联接而成的电路图。 4 4卡诺图：卡诺美所创造的方格图。卡诺图：卡诺美所创造的方格图。 4 4函数各种表示方法之间的转换函数各种表示方法之间的转换 1 1表达式表达式 真值表真值表 方法方法将输入全部取值代入表达式，求出输出，将输入全部取值代入表达式，求出输出，填入表格。填入表格。 2 2真值表真值表 表达式表达式 方法方法输出为输出为1 1的全部输入量的组合与项相或。的全部输入量的组合与项相或。 输入组合与项写法输入组合与项写法输入为输入为1 1，写成原变量形式；，写成原变量形式；输入为输入为0 0，写成反非变量形式。然后将这些

22、单变量，写成反非变量形式。然后将这些单变量相与。相与。 3 3逻辑图逻辑图 表达式表达式 方法方法自输入端开始，依次写出每个门的输出。自输入端开始，依次写出每个门的输出。 4 4表达式表达式 逻辑图逻辑图 方法方法根据表达式的逻辑关系，选择相应的门，根据表达式的逻辑关系，选择相应的门，再将他们联接成电路。再将他们联接成电路。 11.2 11.2 逻辑代数逻辑代数 1 1根本规律根本规律 1 10101律律 A0=0A0=0A+1=1A+1=1A+0=AA+0=AA1=AA1=A2 2重叠律重叠律 AA=AAA=AA+A=A A+A=A （3 3）互补律）互补律 AA=0AA=0A+A=1 A+

23、A=1 （4 4）非非律非非律 A=AA=A5 5交换律交换律 AB=BAAB=BAA+B=B+A A+B=B+A 6 6结合律结合律 A ABCBC= =ABABC CA+(B+C)=(A+B)+CA+(B+C)=(A+B)+C7 7分配律分配律 A(B+C)=A B+A CA(B+C)=A B+A C(A+B)(A+C)=A+BC (A+B)(A+C)=A+BC 8 8吸收律吸收律 A + A B = AA + A B = AA (A + B )= AA (A + B )= A（9 9）反演律（摩根定律）反演律（摩根定律） A A B = AB = A + + B BA A + + B =

24、 AB = A B B2 2常用公式常用公式 （3 3）A B + A C + B C = A B + A CA B + A C + B C = A B + A C（1 1）A B + A B = AA B + A B = A （2 2）A + A B = A + BA + A B = A + B （4 4）A B + A C + B C D = A B + A CA B + A C + B C D = A B + A C 3 3根本规那么根本规那么 1 1代入规那么：将逻辑等式中某一变量用任意函代入规那么：将逻辑等式中某一变量用任意函 数式替代，等式仍成立。数式替代，等式仍成立。 2 2反演

25、规那么：对于任一函数式反演规那么：对于任一函数式Y Y，将其中的与号，将其中的与号 换成或号、或号换成与号，原变量换成非变换成或号、或号换成与号，原变量换成非变 量、非变量换成原变量，量、非变量换成原变量，1 1换成换成0 0、0 0换成换成1 1。由。由 此得到的是原函数的反函数非函数此得到的是原函数的反函数非函数 3 3对偶规那么：将函数对偶规那么：将函数Y Y中的与号换成或号、或号中的与号换成或号、或号 换成与号，换成与号，1 1换成换成0 0、0 0换成换成1 1。由此得到的是。由此得到的是 原函数式的对偶式对偶函数原函数式的对偶式对偶函数 1 1逻辑式的代数法化简逻辑式的代数法化简

26、利用逻辑代数重的定律、公式进行化简。最多使用利用逻辑代数重的定律、公式进行化简。最多使用的是利用的是利用A+A=1A+A=1将两项合并为一项。必要是利用摩根将两项合并为一项。必要是利用摩根定律将长非号变成短非号。有时利用定律将长非号变成短非号。有时利用A+A=AA+A=A补项。补项。 2 2逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法 将逻辑式转变为卡诺图，然后进行化简，最后再转将逻辑式转变为卡诺图，然后进行化简，最后再转变成简单的逻辑式。变成简单的逻辑式。 11.3 11.3 逻辑函数化简逻辑函数化简 1 1逻辑函数的最小项逻辑函数的最小项 在多变量函数的某项中，所有变量以原变量或非变在多变

27、量函数的某项中，所有变量以原变量或非变量的形式出现，且仅出现一次，那么该项称为逻辑函量的形式出现，且仅出现一次，那么该项称为逻辑函数的最小项。数的最小项。 n n变量函数有变量函数有2 2n n个最小项。个最小项。 最小项四种表示方式以三变量函数最小项为例：最小项四种表示方式以三变量函数最小项为例： 字母形式字母形式 二进制形式二进制形式 十进制形式十进制形式 编号形式编号形式 A B C 0 0 0 0 mA B C 0 0 0 0 m0 0 A B C 1 0 1 5 m A B C 1 0 1 5 m5 5任意两个最小项之积等于任意两个最小项之积等于0 0。全部最小项之和等于。全部最小项

28、之和等于1 1。 任意函数均可写成最小项之和的形式。任意函数均可写成最小项之和的形式。 如：如： Y = A B C + A B C + A B C Y = A B C + A B C + A B C = 001 + 011 + 110 = 1 + 3 + 6 = 001 + 011 + 110 = 1 + 3 + 6 = (1 = (1，3 3，6)= m6)= m1 1 + m + m3 3 + m + m6 6非最小项化成最小项非最小项化成最小项 。方法是：。方法是：假设某项缺少假设某项缺少X X、Y Y、Z Z、，就将该项乘上，就将该项乘上(X + X)(Y + Y)(Z + Z)(X

29、 + X)(Y + Y)(Z + Z)，乘，乘开整理即可。开整理即可。2 2卡诺图卡诺图 卡诺图是一种填有函数最小项的方格图，卡诺图是一种填有函数最小项的方格图，n n变量卡变量卡诺图具有诺图具有2n2n个填有函数最小项的方格，方格中的最小个填有函数最小项的方格，方格中的最小项必须满足相邻原那么：相邻方格中的最小项，只有项必须满足相邻原那么：相邻方格中的最小项，只有一个变量互为反变量。一个变量互为反变量。 规定同一行或同一列两端方格是相邻项。规定同一行或同一列两端方格是相邻项。 几种卡诺图几种卡诺图 ：三变量卡诺图三变量卡诺图 四变量卡诺图四变量卡诺图 3 3逻辑函数卡诺图逻辑函数卡诺图 首先

30、将逻辑式写成最小项形式，然后在卡诺图中首先将逻辑式写成最小项形式，然后在卡诺图中和这些最小项对应方格中填和这些最小项对应方格中填1 1，其余方格中填，其余方格中填0 0或空方或空方格不填。由此得到逻辑函数的卡诺图表示形式。格不填。由此得到逻辑函数的卡诺图表示形式。 4 4逻辑函数的卡诺图化简逻辑函数的卡诺图化简 将逻辑式化成最小项形式；将逻辑式化成最小项形式； 化出其卡诺图；化出其卡诺图； 画圈圈画圈圈2n2n个相邻个相邻1 1方格；方格； 所有所有1 1方格必须分别用不同的圈圈住，包括单个方格必须分别用不同的圈圈住，包括单个独立的独立的1 1方格。；方格。； 每个圈尽可能大，圈中可包括已用过

31、的每个圈尽可能大，圈中可包括已用过的1 1方格，方格，但至少要有但至少要有1 1个新的个新的1 1方格；方格； 每个圈代表化简后的每个圈代表化简后的1 1项，其中要消去该圈中数项，其中要消去该圈中数值发生变化的变量值发生变化的变量2n2n个相邻个相邻1 1方格圈要消去方格圈要消去n n个变个变量，剩余变量相乘即为该化简项；量，剩余变量相乘即为该化简项； 诸化简项相加既是化简后的表达式。诸化简项相加既是化简后的表达式。 卡诺图化简举例卡诺图化简举例 例例1 Y1 Y（A A，B B，C C）= A B C + A B C + A B C + A B C = A B C + A B C + A B

32、 C + A B C 卡诺图如右，化简结果为：卡诺图如右，化简结果为：Y = AB + BC + AC例例2 Y2 YA,B,C,DA,B,C,D= = 0,1,2,3,5,7,8,9,10,11,13,150,1,2,3,5,7,8,9,10,11,13,15 卡诺图如右，化简结果为：卡诺图如右，化简结果为：Y = B + D5 5具有无关项函数的化简具有无关项函数的化简 在函数中，有些项可有可无，并不影响函数值，称在函数中，有些项可有可无，并不影响函数值，称他们为无关项。他们为无关项。 在卡诺图中，用符号在卡诺图中，用符号表示无关项。化简时，将表示无关项。化简时，将它们当作它们当作1 1方

33、格对待，可使结果更为简单。方格对待，可使结果更为简单。 例例2 Y(A,B,C,D)=(32 Y(A,B,C,D)=(3，5 5，7),7),无关项无关项d d(10,11,12,13,14,15) (10,11,12,13,14,15) 利用无关项利用无关项 Y = B D + C D 不利用无关项不利用无关项 Y = A B D + B C D 第十二章第十二章 组合逻辑电路组合逻辑电路 组合逻辑电路的分析、设计组合逻辑电路的分析、设计 本章主要内容：本章主要内容：返返 回回前前 进进12.1 12.1 组合逻辑电路的设计组合逻辑电路的设计1 1设计步骤设计步骤 1 1根据逻辑要求列出真值

34、表；根据逻辑要求列出真值表； 2 2由真值表写出表达式；由真值表写出表达式； 3 3化简表达式一般用卡诺图法化简；化简表达式一般用卡诺图法化简； 4 4得到逻辑图。得到逻辑图。2 2设计举例设计举例 某产品有某产品有A A、B B、C C、D D四种指标，其中四种指标，其中A A为主指标。当包含为主指标。当包含A A在内的三项指标合格时，产品属正品，否那么为废品。设计在内的三项指标合格时，产品属正品，否那么为废品。设计产品质量检验器用与非门实现产品质量检验器用与非门实现. . 用用Y Y表示产品。表示产品。A A、B B、C C、D D为为1 1时表示合格，为时表示合格，为0 0表示不合格。表

35、示不合格。 真值表如右：真值表如右： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1用卡诺图化简用卡诺图化简 Y = ABD + ACD + ABC Y = ABD + ACD + ABC 化成与非形式：化成与非形式： Y = ABD ACD ABCY = ABD ACD ABC作逻辑电路图：作逻辑电路图：

36、 12.2 12.2 编码器和译码器编码器和译码器1 1编码器编码器CoderCoder 将数字、字母、符号等转换为二进制代码的电路。将数字、字母、符号等转换为二进制代码的电路。本节以十进制数码本节以十进制数码84218421编码器为例。编码器为例。 电路构成设想：电路由十个输入端分别代表十个电路构成设想：电路由十个输入端分别代表十个十进制数码、四个输出端分别到表四位十进制数码、四个输出端分别到表四位84218421码码构成。正常工作时，只能有一个输入端输入信号构成。正常工作时，只能有一个输入端输入信号低电平，其余输入端均无信号均为高电平，低电平，其余输入端均无信号均为高电平，每次输入都对应一

37、组输出代码。每次输入都对应一组输出代码。 设输入端为设输入端为S0,S1,S2,S3,S4,S5,S6,S7,S8,S9 ,S0,S1,S2,S3,S4,S5,S6,S7,S8,S9 ,输出端为输出端为D,C,B,AD,C,B,A，控制标志端，控制标志端S(S=1S(S=1编码、编码、S=0S=0不编不编码码) )，那么真值表如下：，那么真值表如下： S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 D C B A S 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1

38、 0 0 0 1 1 2 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 3 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 4 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 5 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 6 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 7 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 8 1 0 1 1 1 1 1 1 1 1 1 0 0 0 1 9 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 求出表达式后，得到如下电路：求出表达式后，得到如下电路： 集成编码

39、器以集成编码器以7414774147为例为例 1 1、2 2、3 3、4 4、1111、1212、1313为数码输入端低电平有为数码输入端低电平有效，效，6 6、7 7、9 9脚为编码输出脚为编码输出端。端。5 5、1414、1515为控制端。为控制端。 2 2译码器译码器EncoderEncoder 将编码变成原始符号并显示出来的电路。将编码变成原始符号并显示出来的电路。 1 1显示系统：真空数码管、荧光数码管、七段数显示系统：真空数码管、荧光数码管、七段数码管、点阵显示等。码管、点阵显示等。 2 2七段数码管七段数码管由由7 7个发光二极管构成，靠控制各段发光来显示数码。个发光二极管构成，

40、靠控制各段发光来显示数码。7 7个发光二极管有共阴、共阳两种解法。个发光二极管有共阴、共阳两种解法。3 38421BCD8421BCD码七段数码显示译码器真值表码七段数码显示译码器真值表 4 48421BCD8421BCD码七段数码显示译码器表达式码七段数码显示译码器表达式 5 58421BCD8421BCD码七段数码显示译码器电路图码七段数码显示译码器电路图 集成译码器以集成译码器以7413874138为例为例 C C、B B、A A为编码输入端，为编码输入端，0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7为为译码输出端根据译码输出端根据CBACBA的不的不同，某一输出端为低

41、电平，同，某一输出端为低电平，GAGA、GBGB、G1G1为控制端。为控制端。 12.3 12.3 加法器加法器1 1半加器半加器 只考虑加数，不考虑来自低位进位的一位二进制只考虑加数，不考虑来自低位进位的一位二进制数加法电路。数加法电路。 1 1真值表真值表2 2表达式表达式3 3逻辑图逻辑图 F Fi i = A = Ai iBBi i COCOi i = A = Ai i B Bi i 2 2全加器全加器 不仅考虑加数，还考虑了来自低位的进位。不仅考虑加数，还考虑了来自低位的进位。 1 1真值表真值表2 2表达式表达式3 3逻辑图逻辑图 F Fi i= A= Ai iBBi iCCi i

42、 COCOi i = A = Ai i B Bi i 3 3多位加法器多位加法器 由多个全加器连接而成。由多个全加器连接而成。 以下图为以下图为4 4位加法器位加法器4 44位集成加发器位集成加发器 利用利用4 4位加法器实现位加法器实现84218421码和余码和余3 3码的互相转换码的互相转换 余余3 3码比码比84218421码多码多3 3，只要在，只要在84218421码上加上码上加上00110011即是余即是余3 3码。而余码。而余3 3码减去码减去3 3既是既是84218421码。实际是加码。实际是加上上-3-3，即加上，即加上-3-3的补码的补码11011101。 12.4 12.

43、4 数据选择器数据选择器MUXMUX 数据选择器是多输入、单输出电路，即同时数据选择器是多输入、单输出电路，即同时有多个数据输入，而电路只选择其中一个数据有多个数据输入，而电路只选择其中一个数据输出。其中，有输出。其中，有2n2n个数据输入，选择控制端应个数据输入，选择控制端应有有n n个个n n位。数据输出只能有一个。以位。数据输出只能有一个。以8 8选选1 1 MUXMUX为例。为例。 1 1集成集成 8 8选选1 MUX1 MUX 其中，其中，E=0E=0工作、工作、E=1E=1不工作；不工作；D D0 0DD7 7为数据输入为数据输入端、端、CBACBA为选择控制端。为选择控制端。或或

44、 Y=mY=m0 0D D0 0+ m+ m1 1D D1 1+ m+ m2 2D D2 2+ m+ m3 3D D3 3+ m+ m4 4D D4 4+ m+ m5 5D D5 5+ m+ m6 6D D6 6 2 28 8选选1MUX1MUX逻辑图逻辑图3 3用用MUXMUX构成逻辑函数构成逻辑函数 由由Y = Y = miDimiDi看出，适当控制看出，适当控制Di=1Di=1或或0 0，可得到，可得到由假设干最小项组成的逻辑函数。由假设干最小项组成的逻辑函数。 例：例：Y = A B + A B + CY = A B + A B + C化成最小项形式化成最小项形式Y=(0,1,3,5,

45、6,7)Y=(0,1,3,5,6,7)使使D D2 2=D=D4 4=0 =0 、D D0 0=D=D1 1=D=D3 3=D=D5 5=D=D6 6=D=D7 7=1 =1 ，则则Y =Y =（0 0，1 1，3 3，5 5，6 6，7 7） 12.5 12.5 数值比较器数值比较器 1 1一位数值比较器一位数值比较器 1 1真值表真值表输输 入入 输输 出出 A B FAB FAB FAB 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 12 2表达式表达式 3 3逻辑电路逻辑电路 F FA AB B = A B = A B F FA AB B = A B =

46、A B F FA AB B = A B + A B = A B + A B 2 2集成数值比较器集成数值比较器 其中其中，A A3 3A A2 2A A1 1A A0 0、 B B3 3B B2 2B B1 1B B0 0分别为四位二进制数。分别为四位二进制数。利用利用2 2个个4 4位比较器可构成位比较器可构成1 1个个8 8位比较器。位比较器。 3 3比较器的扩展比较器的扩展 其中其中， A A7 7A A6 6A A5 5A A4 4A A3 3A A2 2A A1 1A A0 0、 B B7 7B B6 6B B5 5B B4 4B B3 3B B2 2B B1 1B B0 0分分别为

47、八位二进制数。别为八位二进制数。第十三章第十三章 触发器触发器 各种触发器电路、符号及逻辑关系各种触发器电路、符号及逻辑关系 本章主要内容：本章主要内容：返返 回回前前 进进13.1 13.1 根本根本RSRS触发器触发器 1 1电路电路 由两只与非门构成。电路及逻辑符号如图由两只与非门构成。电路及逻辑符号如图 这种电路任一时刻的输出仅与当时的输入有关。这种电路任一时刻的输出仅与当时的输入有关。 2 2逻辑功能工作情况逻辑功能工作情况 由表达式及电路均可看出，无论触发器原由表达式及电路均可看出，无论触发器原来处于什么状态，现在立即有来处于什么状态，现在立即有: : （1）R = 1 ，S =

48、0 Q = 1 ，Q = 0 1态态 （2）R = 0 ，S = 1 Q = 0 ，Q = 1 0态态 （3）R = 1 ，S = 1 保持原状态不变。保持原状态不变。 （4）R = 0 ，S = 0 禁止输入！逻辑混乱。禁止输入！逻辑混乱。 3 3工作状态表及简单工作表工作状态表及简单工作表 R S Qn Qn+1 说说 明明 0 1 0 0 置置 0 0 1 1 0 置置 0 1 0 0 1 置置 1 1 0 1 1 置置 1 1 1 0 0 不不 变变 1 1 1 1 不不 变变 0 0 0 禁禁 止止 0 0 1 禁禁 止止 R S 状状 态态 0 1 0 1 0 1 1 1 不不 变

49、变 1 1 禁禁 止止 4 4工作波形举例工作波形举例 5 5电路特点电路特点 电路简单，但状态不易控制，变化无电路简单，但状态不易控制，变化无规律，还存在状态不定情况。规律，还存在状态不定情况。 13.1 13.1 根本根本RSRS触发器触发器 1 1电路电路 由两只与非门构成。电路及逻辑符号如图由两只与非门构成。电路及逻辑符号如图 2 2逻辑功能工作情况逻辑功能工作情况 由表达式及电路均可看出，无论触发器原由表达式及电路均可看出，无论触发器原来处于什么状态，现在立即有来处于什么状态，现在立即有: : （1）R = 1 ，S = 0 Q = 1 ，Q = 0 1态态 （2）R = 0 ，S

50、= 1 Q = 0 ，Q = 1 0态态 （3）R = 1 ，S = 1 保持原状态不变。保持原状态不变。 （4）R = 0 ，S = 0 禁止输入！逻辑混乱。禁止输入！逻辑混乱。 3 3工作状态表及简单工作表工作状态表及简单工作表 R S Qn Qn+1 说说 明明 0 1 0 0 置置 0 0 1 1 0 置置 0 1 0 0 1 置置 1 1 0 1 1 置置 1 1 1 0 0 不不 变变 1 1 1 1 不不 变变 0 0 0 禁禁 止止 0 0 1 禁禁 止止 R S 状状 态态 0 1 0 1 0 1 1 1 不不 变变 0 0 禁禁 止止 4 4工作波形举例工作波形举例 5 5

51、电路特点电路特点 电路简单，但状态不易控制，变化无电路简单，但状态不易控制，变化无规律，还存在状态不定情况。规律，还存在状态不定情况。 13.2 13.2 同步同步RSRS触发器触发器 1 1电路电路 由两只与非门构成。电路及逻辑符号如图由两只与非门构成。电路及逻辑符号如图 触发器状态受时钟脉冲信号触发器状态受时钟脉冲信号CPCP控制，变化有规律。控制，变化有规律。 2 2逻辑功能工作情况逻辑功能工作情况 （1 1）CP=0CP=0，则，则 Q= Q= 1 Q= Q= 1 ，状态，状态Q Q不变。不变。 2 2CP=1CP=1，状态可能变化。是否变化由，状态可能变化。是否变化由R R、S S决

52、定。决定。 Sn Rn Qn Qn+1 说说 明明 0 1 0 0 置置 0 0 1 1 0 置置 0 1 0 0 1 置置 1 1 0 1 1 置置 1 0 0 0 0 不不 变变 0 0 1 1 不不 变变 1 1 0 禁禁 止止 1 1 1 禁禁 止止 R S 状状 态态 0 1 1 1 0 0 0 0 不不 变变 1 1 禁禁 止止 3 3特征方程特征方程 特征方程：特征方程：Q Qn+1 n+1 = S= Sn n + R + Rn nQ Qn n 约束条件：约束条件：S Sn nR Rn n = 0 = 0 4 4工作波形举例工作波形举例 5 5状态状态空翻空翻 空翻现象应防止。空

53、翻现象应防止。 6 6电路特点电路特点 电路较简单，状态易控制，变化有规律，但存电路较简单，状态易控制，变化有规律，但存在空翻现象及状态不定情况。在空翻现象及状态不定情况。 13.3 13.3 主从主从RSRS触发器触发器 1 1电路电路 利用两个同步利用两个同步RSRS触发器，触发器，一个作为主触发器，另一一个作为主触发器，另一个作为从触发器。个作为从触发器。 CP=1 CP=1期间，主触发器可期间，主触发器可以触发翻转，有确定的状以触发翻转，有确定的状态。从触发器保持状态不态。从触发器保持状态不变。从而触发器状态不变。变。从而触发器状态不变。不存在空翻问题。不存在空翻问题。 2 2逻辑功能

54、工作情况逻辑功能工作情况 1 1在在CPCP由由0 0到到1 1时刻时刻CPCP后沿，从触发器可后沿，从触发器可以触发翻转，状态由此时主触发器状态即此时以触发翻转，状态由此时主触发器状态即此时的的R R、S S决定决定, ,逻辑状态与同步逻辑状态与同步RSRS触发器相同。触发器相同。 2 2CP=0CP=0期间，主触发器保持状态不变，从而触期间，主触发器保持状态不变，从而触发器也保持状态不变。也不存在空翻问题。发器也保持状态不变。也不存在空翻问题。 3 3带预置端主从带预置端主从RS触发器触发器 3 3带预置端主从带预置端主从RS触发器触发器 置置0 0端端R Rd d和置和置1 1端端S S

55、d d，用于设置触发器的初始状态。，用于设置触发器的初始状态。 （1 1）置置0 0：Rd d = 0 ,S = 0 ,Sd d = 1 = 1 （利用低脉冲预置）（利用低脉冲预置）（2 2）置置1 1：Rd d = 1 ,S = 1 ,Sd d = 0 = 0 （利用低脉冲预置）（利用低脉冲预置） 初始态置好后，预置端均应保持高电平，否那初始态置好后，预置端均应保持高电平，否那么触发器一直处于预置的么触发器一直处于预置的1 1态或态或0 0态而不能触发工作。态而不能触发工作。 但仍存在状态不定的问题。但仍存在状态不定的问题。 13.4 13.4 主从主从JKJK触发器触发器2 2逻辑功能工作

56、情况逻辑功能工作情况 CP=0 CP=0状态不变，状态不变，CP=1CP=1状态翻转由此时状态翻转由此时J J、K K决定。电路属后沿触发。决定。电路属后沿触发。 J K 状状 态态 0 1 0 1 0 1 0 0 不不 变变 1 1 翻翻 转转 解决了状态不定现象。解决了状态不定现象。也有前沿翻转的也有前沿翻转的JKJK触发器。触发器。 3 3工作波形举例工作波形举例 也有前沿翻转的也有前沿翻转的JKJK触发器。触发器。 13.5 13.5 主从主从D D触发器触发器 属前沿触发工作方式。属前沿触发工作方式。 D 状状 态态 0 0 1 1 13.6 T13.6 T触发器触发器有前沿、后沿两

57、种触发工作方式。有前沿、后沿两种触发工作方式。 D 状状 态态 0 不不 变变 1 翻翻 转转 13.7 13.7 几种触发器的转换几种触发器的转换1 1. . JK JK触发器转成触发器转成D D触发器触发器 1 1. . JKJK触发器转成触发器转成T T触发器触发器 第十四章第十四章 时序逻辑电路时序逻辑电路 存放器、计数器等存放器、计数器等 本章主要内容：本章主要内容：返返 回回前前 进进14.1 14.1 存放器存放器RegisterRegister 用来存放数据。是计算机和其他数字系统中用用来存放数据。是计算机和其他数字系统中用来存放代码或数据的部件。来存放代码或数据的部件。 这种

58、电路任一时刻的输出不仅与当时的输入有这种电路任一时刻的输出不仅与当时的输入有关，还与电路的初始状态有关。关，还与电路的初始状态有关。 触发器可存放触发器可存放1 1位二进制数，存放器那么是将多位二进制数，存放器那么是将多个触发器联接起来，以存放多位二进制数据。因为个触发器联接起来，以存放多位二进制数据。因为计算机等存储器内部存储的都是一系列二进制数计算机等存储器内部存储的都是一系列二进制数实为各种符号如字母、数字、汉字等的代码。实为各种符号如字母、数字、汉字等的代码。 1 1存放器的分类存放器的分类 根据工作情况，分为数码存放器和移位存放器两根据工作情况，分为数码存放器和移位存放器两大类。前者

59、写入数据时多位数据同时存入存放器，大类。前者写入数据时多位数据同时存入存放器，而后者那么可以一位一位存入，且数据可以左右移而后者那么可以一位一位存入，且数据可以左右移动。动。 存放器工作时，数据可以串行写入输入存放器工作时，数据可以串行写入输入/ /并并行写入，串行读出输出行写入，串行读出输出/ /并行读出。因此，存放并行读出。因此，存放器有并行输入器有并行输入并行输出、并行输入并行输出、并行输入串行输出、串行输出、串行输入串行输入并行输出、串行输入并行输出、串行输入串行输出四种等串行输出四种等工作方式。工作方式。 2 2数码存放器数码存放器 四位数码存放器由四个四位数码存放器由四个D D触发

60、器构成也可由其他触发器构成也可由其他触发器构成。触发器构成。 待存数据自待存数据自A3 A2 A1 A0 A3 A2 A1 A0 端写入，存放控制端的端写入，存放控制端的高脉冲控制存放器完成存放工作高脉冲控制存放器完成存放工作单拍存放。单拍存放。 新数据存放时。无论原存放器中是否存有数据，新新数据存放时。无论原存放器中是否存有数据，新数据均将其冲走。数据均将其冲走。A3 A2 A1 A0A3 A2 A1 A0撤去后，数据仍存储撤去后，数据仍存储在存放器中，可由在存放器中，可由Q3Q2Q1Q0Q3Q2Q1Q0端读出所存储的数据。端读出所存储的数据。 这种工作方式属于并行输入这种工作方式属于并行输