PSoC单芯片任意波形发生器的设计与实现

1、引言波形发生器常被称作信号发生器，在教学实验或实际工作中作为信号源为电路提供所需的激励信号，因而是一种必不可少的工具。现代新型信号发生器的研制都采用直接数字频率合成(DDS)技术进行，这种技术是第三代频率合成技术的标志，主要特点是计算机参与频率合成，既可以用软件来实现，也可以用硬件来实现，或者二者结合。本设计研制的任意波形发生器基于美国赛普拉斯公司生产的混合信号可编程芯片PSoC平台。该芯片内不仅集成了M8C微控制器，还集成了各种数字模块和模拟模块，各个模块可以通过系统内部总线相互通信，所以只用一颗芯片就能够完成整个系统的研制。DDS原理简介DDS是从相位概念出发直接合成所需波形的一种频率合成

2、技术。一个直接数字频率合成器由相位累加器、加法器、波形存储ROM、D/A转换器和低通滤波器(LPF)构成。DDS的原理框图如图1所示。其中K为频率控制字，P为相位控制字，W为波形控制字，fc为参考时钟频率，N为相位累加器的字长，D为ROM数据位及D/A转换器的字长。相位累加器在时钟fc的控制下以步长K作累加，输出的N位二进制码与相位控制字P、波形控制字W相加后作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出D位幅度码S(n)经D/A转换器变成阶梯波形S(t)，再经LPF平滑后就可以得到合成的信号波形。合成的信号波形的形状取决于波形ROM中存放的幅度码，因此用DDS可以产生任意波形。D

3、DS系统中除了D/A转换和低通滤波电路外都是数字电路，以往的设计都基于纯数字芯片设计，很难实现单芯片的解决方案，而PSoC的出现刚好满足了这种单芯片、全集成的要求。系统总体结构及主要功能模块根据以上介绍的DDS原理，结合具体的设计给出系统的总体结构如图2所示。在PSoC Designer中设计PSoC各个模块的硬件结构，这些模块主要有UART模块、EEPROM模块、DAC8模块、PGA(可编程增益放大器)模块以及LPF2(二阶低通滤波器)模块。全局系统模块的设计全局系统模块主要是PSoC内核的设计，PSoC内核包括CPU内核、SRAM、SROM、Flash存储器、中断控制器、睡眠与看门狗以及一

4、组时钟源等。全局系统模块的设计可以通过在PSoC Designer中的全局资源窗口中进行选择即可完成，本系统全局资源的配置主要有几个选项，如表1所示。UART模块的设计设计UART的目的是让系统和上位机进行通信，主要作用是接收上位机传送的各种波形信号数据，然后存储到模拟的EEPROM中，这样我们所需要的任意波形的数据都可以由上位机产生，可以随时进行更改。在PSoC中，UART模块要占用2个基本数字模块，另外还需要1个计数器模块来产生UART通信所需要的波特率。本系统选取一个8位的计数器来产生波特率，波特率计数器及UART模块的配置主要有几项内容，如表2及表3所示。EEPROM模块的设计EEPR

5、OM是一种在PSoC的Flash存储器中，运用软件机制来模拟硬件E2功能的虚拟EEPROM。它不占用任何的PSoC系统资源，并且可以同时使用多个这样的虚拟EEPROM模块。只要Flash的大小允许，可以实现较大容量的EEPROM。在PSoC器件中，Flash空间被分成多个64Byte的字节块。PSoC的这种结构使在读取Flash数据的时候是基于一个一个字节地读，而写Flash数据的时候则是一块一块地写，所以PSoC中的EEPROM就是在Flash(按字节读，按块写存储设备)设备上模拟一个EEPROM设备(按字节读，按字节写存储设备)。EEPROM模块在本系统中的作用是存储各种波形数据，根据所选

6、PSoC芯片Flash自身的大小以及产生波形精度的需要，可以在Flash上模拟出适合的EEPROM。本系统设计的EEPROM的字节是4096Byte，在存储一种波形数据时，可以存储4K个波形的抽样值，有效提高输出波形的精度。DAC8模块的设计DAC8是一种电压输出的8位数模转换器，占用2个开关电容模拟PSoC模块，147Byte闪存。它可以将8位二进制数转换为相应的电信号，其转换速率为125kHz。DAC8数模转换器的数字输入码的数据格式有：原码、补码和符号数值。当输入码为二进制补码时，其取值范围为-127+127；当输入码为原码时，其取值范围为0254；模拟电压输出值主要根据系统级参数Ref

7、Mux的选择来确定。DAC8占用的2个相邻的PSoC开关电容模拟模块分别作为LSB和MSB，两个模块之间通过“BCap”电容C4相耦合。内部的操作是以符号数值的数据格式为基准的。以2为权值的电容阵列C3的值由5位最高数值位来确定，而电容阵列C1的值由低2位数值位设定。C3的值可以为031个电容单位值，C1只能被设定为0,8,16,24中的一种电容单位。输出电压的值是由数值电容C1和C3、反馈电容C2和C5、耦合电容C3以及参考电压VREF的值来决定的，而参考电压的极性由Asign位来设定。LSB模块的输出范围又按电容C3与反馈电容C5的比值来放大。输出电压的值可以用以下公式来计算： 当全局参数

8、RefMux在器件编辑器中设置为2倍间隙电压时，则模拟地的电压值为2.6V，参考电压值为1.3V，相应的输出为： (2)DAC8在PSoC Designer中的设置比较简单，本系统DAC8的设置内容如表4所示。PGA模块的设计PGA是一种放大倍数可配置的放大器功能模块，每个PGA模块在PSoC中占用一个连续时间模拟模块、52Byte的闪存。PGA功能模块实现了一个基于非反相放大器及用户配置放大倍数的运算放大器，它具有输入阻抗大、带宽宽及基准电压可选择的特点。PGA将输入的内部信号或外部输入的信号放大，反相端的基准电压可选为内部模拟地Vss或其它可选项。用户设定功能模块实现一定的放大倍数后，通过

9、设定一个电阻阵列的选择开关及PSoC连续时间基本模块的反馈开关来配置以实现相应的放大倍数。当增益大于等于1时，电阻列的顶端连到运算放大器的输出端，电阻选择开关连到运算放大器的反相输入端。放大器有如下的传递函数： (3)当增益小于1时，运算放大器配置为一个电压跟随器，功能模块输出连接到电阻选择开关。此时放大器的传递函数为： (4)和DAC8一样，PGA的配置也非常简单，本系统中PGA的配置内容如表5所示。LPF2模块的设计滤波器对信号具有滤波作用，在现代电子系统中具有非常重要的作用。滤波器可以用来消除任何不需要的频率，广泛应用中ADC输入信号的抗混迭滤波器或做为平滑DAC输出信号的重构滤波器。根

10、据功能，滤波器一般可分为低通滤波器、高通滤波器、带通滤波器和带阻滤波器4种。理想的低通滤波器允许截止频率以下的信号通过，而滤除截止频率以上的所有信号。在PSoC中，利用可编程模拟系统配置实现带通和低通滤波器功能。本系统中，利用LPF2作为DAC输出端的重构滤波器。在PSoC中，LPF2占用2个开关电容基本模拟模块，109Byte闪存，每个外部I/O对应1个引脚。LPF2模块是一种通用二阶状态可变的低通滤波器，其中心频率和Q值分别与时钟频率和用户配置的电容值比例相关。LPF2的中心频率能够准确设定，也可通过调节采样频率来更改。在频域，一个双极点低通滤波器的频率响应函数为： (5)上式中， G为增

11、益系数， d为衰减率，0为基频，n为归一化-3dB频率。在PSoC中，这些参数是由LPF2的6个电容C1、C2、C3、C4、CA和CB比值决定的，它们有如下关系：增益系数 (6)转角频率 (7)衰减率 (8)本系统中，LPF2参数的配置内容如表6所示。软件系统设计系统软件流程图如图3所示。系统性能分析本系统设计的时钟频率是24MHz，PC机与UART通信的波特率为19.2K，输出波形的频率范围为0.1Hz40kHz，频率分辨率为0.1Hz，输出的电压幅度为0V5V。在使用中可以通过键盘输入改变频率控制字K，得到不同频率的波形，且输出频率随着频率控制字的增大而增大。在测试过程中，可以从TDS20

12、22示波器上看到清晰的波形，通过计算机的辅助可以将所需要的任意形状的波形数据下载到波形发生器中，这样很容易得到想要的任何波形的信号源，满足多种测试测量需求。从多次的测试结果分析可以看出，这款任意波形发生器在合成正弦波及任意波时，输出最高频率低于40kHz时可得到纯净无杂散的信号波形，频率的切换时间在10ms左右，输出电压最高幅度约为4.87V，基本上满足设计的要求。实验时还发现，PSoC系统产生的波形信号频率不能太高，超过40kHz时就容易产生波形失真，且信号波形会逐渐变粗，这可能是由于系统中一些地方产生误差造成的，比如PSoC内部主振荡器误差、DAC转换误差及低通滤波器性能引起的误差等。另外可以发现，本系统并没有全部按DDS原理的要求来设计，不过由于PSoC数字和模拟的可编程性，还可以在功能和性能上做进一步的改进，以满足特种信号波形信号源的需要。结语本文设计的这款任意波形发生器充分利用了PSoC的特点，仅在一颗芯片中就可实现系统要求