倒计时器的设计_百度文库

1、目 录一、设计任务和指标要求1 二、设计框图及整机概述1 三、各单元电路的设计方案及原理说明2 四、仿真调试过程及结果分析10 五、设计、安装及调试中的体会12 六、对本次课程设计的意见及建议13 七、参考资料14 八、附录15 附件1 整机逻辑电路图15 附件2 元器件清单16一、设计任务书3、课程设计题目：倒计时器的设计 4、设计内容及要求：1显示1位天，2为小时，2位时，2位分； 2. 在0分到9天内，能任意设置倒计时长短；3. 倒计时结束，能发出告警信号（声、光）或控制信号。 二、设计框图及整机概述 1. 设计的总体方框图 2、整体设计思路根据倒计时器的设计要求，可以确定该倒计时器系统

2、应包括秒脉冲发生器模块、计数器模块、译码显示模块、辅助时序控制模块(简称控制电路 和声光报警模块等5个几本模块组成。其中，计数器模块和控制模块是系统的主要组成模块。各功能模块的功能如下：1、计数器模块：主要的功能为倒计时；2、秒脉冲发生器模块：产生稳定的1Hz 时钟脉冲； 3、译码显示模块：显示倒计时的时间；4、声光报警模块：每秒一闪的指示灯；每十秒叫一次的蜂鸣器；最后十秒蓝色指示灯三、各单元电路的设计方案及原理说明 1、74LS192计数器模块计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。本系统中，

3、计数器的主要有74LS192组成。 （1）、74LS192的主要功能：1、异步清零：MR=1，Q 3Q 2Q 1Q 0=0000 。（此功能可实现计数器的清零） 2、异步置数：MR=0， PL =0，Q 3Q 2Q 1Q 0=D 3D 2D 1D 0 。 3、保持： MR=0，PL =1，CP U =CPD =1,Q 3Q 2Q 1Q 0保持原态4、加计数：CR=0, PL =1，CP U =CP，CP D =1，Q 3Q 2Q 1Q 0按加法规律计数 5、减计数：CR=0, PL =1，CP U =1，CP D = CP，Q 3Q 2Q 1Q 0按减法规律计数 本设计中用到的功能：异步清零；

4、异步置数；减计数；加计数。 按照课程设计任务书要求，需要显示1位天，2位小时，2位时，2位分，因此该设计中需要用到7个74LS192芯片。其中显“天”用1片74LS192，为10进制计数；2片组成“小时”，且要注意的是，小时计数时，高位片为2进制计数器，低位片为4进制计数器，因此，在给小时置数时，要注意置数值；2片74LS192组成倒计时器的秒钟，且高位为6进制计数器，低位为10进制计数器。另外2片组成倒计时器的分钟，与秒钟一样，高位片为6进制计数器，低位片的10进制计数器。 （2）、74LS192的功能设置根据设计的要求，结合74LS192芯片的功能和引脚图，设置各引脚的状态。如下图为74L

5、S192芯片的引脚图。 根据设计的要求，设计一个倒计时器，因此，74LS192芯片应工作于减计数状态。各引脚状态设置如下：MR = 0；= 1；= 1；=0；1、倒计时器秒位显示的引脚连接:秒位分为高位和地位，秒位的高位设置时要十分注意，由于设计的是倒计时器，秒位的高位在工作时与地位的工作是由不同的。倒计时器的工作状态为减计数，因此，高位减到0时重新回到9，但秒位的高位为6进制计数方式，当秒位的高位Q3Q2Q1Q0=1001时，因在此时启动芯片的置数功能，将D3D2D1D0设置为0101。这个功能可以借助74LS00芯片的与非门来实现：74LS00芯片内有4个与非门， Q3和Q0和与非门的输入

6、端连接。当秒的高位输出等于9（即Q3Q2Q1Q0=1001）时，Q3和Q0同时为1，经过与非门，输出低电平0，将此低电平送给置数端，由于为低电平有效，启动置数功能，将Q3Q2Q1Q0=D3D2D1D0=0101。倒计时器各位上的连接采用级联的方式，秒的低位工作于减计数方式，当减计数产生借位时（TCD=0），将此借位信号作为高位片的脉冲输入，接到高位片的。使高位片进行减1工作。秒的高位片产生的借位信号再送给倒计时器的分位的低位片的连接剩下的计数器的借位和，使分的低位片进行减1工作，以此类推，端口。2、倒计时器分位显示的引脚连接倒计时器的分位的引脚连接于秒为的连接基本上是一样的。 3、倒计时器时位

7、显示的引脚连接倒计时器的时位的引脚连接必须十分注意，因为此时的时位的高低位片的工作方式都不是10进制的方式。我们都知道，小时为每24小时进1，因此在设置时，要十分注意。如小时的低位片有两种工作方式，即10进制工作方式和5进制工作方式。小时的高位片为3进制工作方式。因此当小时的高位片进行减法计数时，当减至9时，即当Q3Q2Q1Q0=1001时，利用74LS00内的与非门将Q3和Q0进行与运算，当且仅当Q3,Q0为1时，输出低电平0，将此低电平送给小时的高位片和低位片进行置数，将高位片的D3D2D1D0=0010；低位片的D3D2D1D0=0011。下图为计数器的整体连接图。 2、秒脉冲发生器模块

8、本设计中，主要采用555时基脉冲产生电路产生秒脉冲。555定时器主要是通过外接电阻R 和电容器C 构成充、放电电路, 并由两个比较器来检测电容器上的电压, 以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。图4是NE555的内部功能原理框图和内部管脚图 用555定时器构成多谐振荡器用555定时器构成多谐振荡器电路如图5(a所示。电路没有稳态, 只有两个暂稳态, 也不需要外加触发信号, 利用电源V CC 通过R 1和R 2向电容器C 充电, 使u C 逐渐升高, 升到2V CC /3时,u O

9、跳变到低电平, 放电端D 导通, 这时, 电容器C 通过电阻R 2和D 端放电, 使u C 下降, 降到V CC /3时,u O 跳变到高电平,D 端截止, 电源V CC 又通过R 1和R 2向电容器C 充电。如此循环, 振荡不停, 电容器C 在V CC /3和2V CC /3之间充电和放电, 输出连续的矩形脉冲, 其波形如图5(b所示。R R u c3V CC1V CC ou u （a ）（b ）输出信号u O 的脉宽t W1、t W2、周期T 的计算公式如下:t W10.7(R1R 2C t W20.7R 2CT t W1t W20.7(R12R 2C根据要求，该系统中要使555构成的多谐

10、振荡电路产生10Hz 的脉冲，因此我们可以令R 1= 51k ，R 2= 49k ，C= 970nF ，得到周期T=0.7(51k +249k 0. 9710-60.101s ，即按照图2.4连接的电路就可以产生10Hz 的方波脉冲。下图为仿真图。 3、译码显示模块译码显示模块由7片4511和7片RPACK7组成，主要作用是驱动数字显示管，使之正常工作。由于实验室中有安装好的4511芯片和相应的上拉电阻RPACK7，因此，在本设计中，没有采用推荐的译码芯片74LS48为译码芯片。由于数码管显示需要较大的功率，因此，在设计中要加上一个阻值大约为510欧的电阻，主要的作用为将点位拉高，提高输出功率

11、。常用的七段显示器件：半导体数码管将十进制数码分成七个字段，每段为一发光二极管。半导体数码管（或称LED 数码管）的基本单元是PN 结，目前较多采用磷砷化镓做成的PN 结，当外加正向电压时，就能发出清晰的光线。单个PN 结可以封装成发光二极管，多个PN 结可以按分段式封装成半导体数码管，其管脚排列如下图所示。a9f e2348·h 576b c d e f g (· hdc(· ha b c d e f g (· ha fb c eea a a e a f a ea ，则/a =0使f f f f 为试灯输入： 当 =0 当 =1码管不显示数字；/状态;

12、 若为控制低位灭零信号, 当数字符的各段熄灭； /为灭灯输入/灭灯输出，当 =0时不管输入如何, 数=1时, 说明本位处于显示=0, 且低位为零, 则低位零被灭。4、声光报警模块(1每秒一闪的指示灯将指示灯与低位计数器的最低位相连，在进行减法计数的时候，计数器最低位会0,1,0 ,1跳变，因此，与其相连接的指示灯也会随之闪烁。（2）每十秒叫一次的蜂鸣器由逻辑分析可知，当计数器的第四位全部显示为0000的时候，可实现每十秒工作一次的功能，此时，计数器的BO 端显示为0，若要实现此功能只需要将BO 端接入一个或非门，或非门另一端接地。因此只有当四位低位输出全部为零时蜂鸣器才能够响。（3）最后十秒蓝

13、色指示灯当减法计数器的高四位全部输出为为0的时候数码管显示进入最后十秒的倒数，即此时可以蓝色指示灯亮。由逻辑分析可知，当计数器的第四位全部显示为0000的时候，可实现每十秒工作一次的功能。因此，用两输入的与非门将Q 1,Q 0和Q 3,Q 2或非，再将或非的结果相与，因此只有当四位低位输出全部为零时蓝色指示灯才能够亮。 根据实验任务书的要求，完成了倒计时器的设计。具体的调试步骤如下：1、根据仿真的原理图，准备好所需的元器件。 2、根据仿真的原理图，连接好各个模块。 3、连接好秒脉冲发生器模块的电路，检查完电路准确后，接通电源，并用示波器对555实基电路输出的脉冲进行观察，观察输出脉冲是否为1H

14、z 的脉冲。4、连接好计数器模块电路，检查完电路准确后，接通电源，并给定标准额1HZ 的脉冲，观察计数器是否工作于减计数状态，若工作于减计数状态，则对其他的计数器进行级联，检查电路是否连接正确，后接通电源，观察各个计数器是否工作于减计数，是否输出借位信号，使高位减1。并对小时的工作状态进行观察，是否当减计数减到0后自动置位为23，以及分钟为和秒钟为是否减到0后自动置位为59。5、连接控制电路，检查完电路连接正确后，接通电源，检验控制电路是否能对电路进行控制，以及控制是否正确。6、若各个功能模块的电路连接和调试完成后，对各个模块进行组装连接。完成整个电路，并对整个电路进行调试。、2、故障排除实验

15、过程中主要出现的故障：1、数码管不亮； 2、倒计数时，高位无法自动减计数； 3、倒计数过快； 故障排除： 1、检查数码管为共阴极连接还是共阳极连接，是否接错。 2、是否接上拉电阻； 3、计数器工作于倒计时状态，且为低电平有效，查看是否为减计数的连接正确。4、555时基脉冲产生电路连接的电容，电阻是否正确，因为这对输出脉冲的频率有很大的影响。 五、设计、安装及调试中的体会经过一个星期，在全体组员的共同努力下，我们的设计：倒计时器的设计终于顺利的完成，再此要感谢本次课程设计的指导老师任国燕老师、许弟建老师和罗彦玲老师的指导。在刚刚拿到课程设计时，看到设计的题目：倒计时器的设计，很是高兴，因为这是一

16、个公认的简单的设计题目，因此自己也并没有很放在心上。甚至在拿到设计题目后，自己都没有去查看相关的资料，以至于第二天的在实验室里，看着其他设计组的成员忙的热火朝天，而自己这里却像个热锅上的蚂蚁-找不到头绪。完全不知道从哪里下手，大伙只是在那拿着元器件，却不知道要怎么接，一个早上就这么浪费。为了吸取教训，乘着午休的时间，组长把任务分下去，大家分工合作，有的去查找芯片资料，有的设计各个模块的电路图，有的做仿真，大家有了各自的任务，也就不会无目的的做设计了。在下午的设计中，为了赶上上午落下的进度，大家把自己的资料收集起来，整理后，开始了真正的设计步骤中去，我在设计的过程中，主要的任务为实物硬 件的连接

17、调试和仿真。电路连接的过程并不是一帆风顺的，由于设计用的试验台的固定的，因此对电路的布局就成为第一个问题，且555时基电路中的电阻，电容并无法找到十分匹配的数值大小，因此，自己必须通过其他的电容，电阻的串并联来实现。且随着电路的连接，线路会越来越多，这就要求连接时，必须十分小心，因为连接时，一条线连接错误，很可能整个电路就无法正常工作。但事实上，在连接的过程中线路连接错误或漏连接是很难避免的，这就要求连接线路的人员，对电路的工作原理的芯片的功能十分了解，才可以在电路连接后正确的查出错误。通过此次课程设计，我对数字电子技术有了更深的认识，特别是通过对设计的电路的设计，仿真，硬件连接等过程中经验的积累，和自己动手能力的提高是一次很好的锻炼。六、对本次课程设计的意见及建议1、此次课程设计过程中，由于一个组的人数过多，而实验器材有限，在很多时候，总有几个人没事做，希望以后课程设计时，可以有多几个的课题，和多一点的实验器材2、课程设计中的许多课题都是以前做过的题目，有些题目甚至上网一查，电路图，仿真图等等，一应俱全，大家很多都是照着网上的电路图连接，而不是自己创作的。希