上拉电阻、下拉电阻的原理和作用

1、上拉电阻、下拉电阻的原理和作用一.应用EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计# l  e: z9 K+ F* Q" J7 R# D/ H0 _: g8 n( LPCB论坛1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。PCB论坛" : D; R; v% U- O0 Y3 r/ n4 _2、OC门电路必须加上拉电阻，以提高输出的搞电平值。4 4 S0 a- ; Q6 I3 P5

2、 ?  N% sPCB论坛网站( h# O r0 eEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。- t$ t2 k9 O8 i; M5 M: A PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计3 q- H' h2 . o1 u% 7 5 U5 6 T, LPCB论坛网站4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。. F' w& r0

3、 I$ _PCB论坛网站5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。% T3 k6 l5 f" ? MEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计( d% J9 I( Q6 : Z( v' XPCB论坛6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。PCB论坛网站% R6 A5 n5 B; l, u# D0 n1 b7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。7 l+ X* n" q7 s' f-

4、DPCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计上拉电阻阻值的选择原则包括:EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计: y0 9 f  % h+ w' x& LPCB论坛网站* C0 T- f! W0 t# d1 k5 : 3 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。& a# z5 O' K3 TPCB论坛网站2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。6 c5 T

5、& |! E! L+ PEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计,通常在1k到10k之间选取。对下拉电阻也有类似道理。PCB论坛6 r! c  P- s Q3 y' c B. 9 H* , u9 B7 C; lPCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计二.原理：PCB论坛4 l2 G8 8 h2 s, n4 R: N/ N: ; D. M! 4 r6 Q$ C! F9 pPCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计上拉电

6、阻实际上是集电极输出的负载电阻。不管是在开关应用和模拟放大，此电阻的选则都不是拍脑袋的。工作在线性范围就不多说了，在这里是讨论的是晶体管是开关应用，所以只谈开关方式。找个TTL器件的资料单独看末级就可以了，内部都有负载电阻根据不同驱动能力和速度要求这个电阻值不同，低功耗的电阻值大，速度快的电阻值小。但芯片制造商很难满足应用的需要不可能同种功能芯片做许多种，因此干脆不做这个负载电阻，改由使用者自己自由选择外接，所以就出现OC、OD输出的芯片。由于数字应用时晶体管工作在饱和和截止区，对负载电阻要求不高，电阻值小到只要不小到损坏末级晶体管就可以，大到输出上升时间满足设计要求就可，随便选一个都可以正常

7、工作。但是一个电路设计是否优秀这些细节也是要考虑的。集电极输出的开关电路不管是开还是关对地始终是通的，晶体管导通时电流从负载电阻经导通的晶体管到地，截止时电流从负载电阻经负载的输入电阻到地，如果负载电阻选择小点功耗就会大，这在电池供电和要求功耗小的系统设计中是要尽量避免的，如果电阻选择大又会带来信号上升沿的延时，因为负载的输入电容在上升沿是通过无源的上拉电阻充电，电阻越大上升时间越长，下降沿是通过有源晶体管放电，时间取决于器件本身。因此设计者在选择上拉电阻值时，要根据系统实际情况在功耗和速度上兼顾。EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设

8、计.从IC(MOS工艺的角度,分别就输入/输出引脚做一解释:1. 对芯片输入管脚, 若在系统板上悬空(未与任何输出脚或驱动相接是比较危险的.因为此时很有可能输入管脚内部电容电荷累积使之达到中间电平(比如1.5V, 而使得输入缓冲器的PMOS管和NMOS管同时导通, 这样一来就在电源和地之间形成直接通路, 产生较大的漏电流, 时间一长就可能损坏芯片. 并且因为处于中间电平会导致内部电路对其逻辑(0或1判断混乱. 接上上拉或下拉电阻后, 内部点容相应被充(放电至高(低电平, 内部缓冲器也只有NMOS(PMOS管导通, 不会形成电源到地的直流通路. (至于防止静电造成损坏, 因芯片管脚设计中一般会加

9、保护电路, 反而无此必要.2. 对于输出管脚:$   Y( y' _8 u7 f& m! NEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计1正常的输出管脚(push-pull型, 一般没有必要接上拉或下拉电阻.PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计/ B" R2 S2 T# W h; C$ C5 x  h2OD或OC(漏极开路或集电极开路型管脚,PCB论坛$ f0 l* Z, Y! ?" M( 5 r$ I8 Q这种类型的

10、管脚需要外接上拉电阻实现线与功能(此时多个输出可直接相连. 典型应用是: 系统板上多个芯片的INT(中断信号输出直接相连, 再接上一上拉电阻, 然后输入MCU的INT引脚, 实现中断报警功能.! T    * P( n$ ?; PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计其工作原理是: E+ Q% g; v/ % , LPCB论坛网站在正常工作情况下, OD型管脚内部的NMOS管关闭, 对外部而言其处于高阻状态, 外接上拉电阻使输出位于高电平(无效中断状态; 当有中断需求时, OD型管脚内部的NMOS管接通, 因其

11、导通电阻远远小于上拉电阻, 使输出位于低电平(有效中断状态. 针对MOS 电路上下拉电阻阻值以几十至几百K为宜.PCB论坛9 o0 r T8 n( j, 网站&   m$ F$ F9 W( z& y上拉电阻：PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计8 |2 n/ E& T  M& w: ?% x2 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。EDA365

12、PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计6 z7 k( P3 q0 t+ $ Y' A2、OC门电路必须加上拉电阻，才能使用。PCB论坛7 S4 O n/ r y2 L( o3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。8 K7 4 x$ l6 P* n7 y! S2 1 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。7 G1 E+ L# c5 r9 L/ s0 U1 tPCB论坛5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能

13、力。PCB论坛# g# W% ( - B1 a* L X# 9 u6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。/ G m, z' : X0 8 w4 ePCB论坛7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括:EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计6 c' s2 F! |$ f9 ?- j6 7 5 Q1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。, w5 t3 Z1 c0 / C3 G/ OEDA365 P

14、CB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。0 k( Q6 L/ X* F  L0 m& f5 hPCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计! P Q4 C8 U9 r( f以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 " x' A: F9 o;

15、|$ V0 n- u, C$ q6 IEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：PCB论坛网站; k; T# H  t4 K  a; w1 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。% j9 x5 W$ J6 A; p& g$ F8 e5 GPCB论坛网站2 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断

16、开，上拉电阻应适当选择以能够向下级电路提供足够的电流。8 X% M' o1 C& S4 v9 PCB论坛网站3 高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计/ U. u  y0 N2 f  w7 n4 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟

17、越大。上拉电阻的设定应考虑电路在这方面的需求。PCB论坛网站/ t" I# " Q- p/ 1 下拉电阻的设定的原则和上拉电阻是一样的。EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计$ P4 f/ v, H9 d% z1 k! P1 u3 _OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平；2V(高电平门限值。PCB论坛% B9 ( Y/ y( s$ Q选上拉电阻时：PCB论坛论坛

18、|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计: I& ; j; z9 ?- H'   P: o+ T500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。, ?0 p. J, j* H7 w, n# & 7 MPCB论坛网站当输出高电平时，忽略管子的漏电流，两输入口需200uA200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS

19、门的可参考74HC系列& E9 d8 k  s3 dPCB论坛设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）                                 &#

20、160;   s8 d8 f+ T: k. L, K- sPCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。 : j. u. b% t. V/ k8 uEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计1. 电阻作用： 4 n A- n9 q5 x7 , z: l0 p; + q& z1 EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计l 接电组就是为了防止输入端悬空 PCB论坛

21、论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计! y4 6 u* c; R" D* c s* W9 Ll 减弱外部电流对芯片产生的干扰 1 n1 2 O' e, E3 REDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计l 保护cmos内的保护二极管,一般电流不大于10mA 0 m, W, 0 R' t/ U+ N  0 # # VEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计l 上拉和下拉、限流 3 R K# r# y2

22、 G  7 w D3 e- ; Yl 1. 改变电平的电位，常用在TTL-CMOS匹配   2. 在引脚悬空时有确定的状态 EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计  t& e' Y+ V! G8 u/ _2 k7 q" d3.增加高电平输出时的驱动能力。 7 Q 3 T8 f+ G" kPCB论坛网站4、为OC门提供电流 5 m5 C9 A9 W& v; W3 F2 FPCB论坛论坛|PCB layout设计|高速PCB设计|SI|

23、PI|EMC仿真设计l 那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。 l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之， % a5 , M, a2 Q8 F: m3 ul 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!+ Y, k$ U1 k3 i+ V  W#

24、 aPCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计2、定义： + # r/ E1 l0 x- aPCB论坛l 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！ 2 l; 3 M2 O& f" d8 X- O7 fl 上拉是对器件注入电流，下拉是输出电流 PCB论坛 - o: k; k1 p# ; x6 Sl 弱强只是上拉电阻的阻值不同，没有什么严格区分 ( b! c8 H  W9 j. A2 W" L- w6 W6 tPCB论坛论坛|PCB layout设计|高速PCB设计|SI

25、|PI|EMC仿真设计l 对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计/ . q7 I1 G% p! ?$ x* D e! X3、为什么要使用拉电阻： - H8 F9 : n6 B6 R; ! W% Ql 一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。 * t5 g' E1 A0 e5 w: Y4 oPCB论坛网站l

26、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！ l 一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗： PCB论坛网站: a+ x' k# B' e0 7 |l 上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，

27、下拉电阻是用来吸收电流的，也就是你同学说的灌电流: g, S/ C0 |, b4 I0 R+ BEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计; _+ |5 T5 K1 E4 G5 ; g8 M, n+ e  N3 h电阻在选用时，选用经过计算后与标准值最相近的一个！ EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计7 y+ " P/ R$ sP0为什么要上拉电阻原因有： / Q( , L+ X- t; Q$ 1. P0口片内无上拉电阻   y

28、6 R8 l5 t, Y! t0 a$ d2. P0为I/O口工作状态时，上方FET被关断，从而输出脚浮空，因此P0用于输出线时为开漏输出。 PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计' Q' |$ N/ a6 f3 y  o, - g3. 由于片内无上拉电阻，上方FET又被关断，P0输出1时无法拉升端口电平。 , S( r% H0 x0 a; + c0 IP0是双向口，其它P1，P2，P3是准双向口。 EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计' A0

29、 u4 H- H- r9 s2 ! v* F/ u不错准双向口是因为在读外部数据时要先“准备”一下，为什么要准备一下呢？ 2 i: r' H8 h9 9 aPCB论坛单片机在读准双向口的端口时，现应给端口锁存器赋1，目的是使FET关断，不至于因片内FET导通使端口钳制在低电平。 PCB论坛网站. p" z, l- b9 v+ M9 l- A上下拉一般选10k！ 1 v* J# T2 Y* v: Q  |! e' KPCB论坛芯片的上拉/下拉电阻的作用 5 I+ 7 H! w* w" D  zPCB论坛网站最常见的用途是

30、,假如有一个三态的门带下一级门.如果直接把三态的输出接在下一级的输入上,当三态的门为高阻态时,下一级的输入就如同漂空一样.可能引起逻辑的错误,对MOS电路也许是有破坏性的.所以用电阻将下一级的输入拉高或拉低,既不影响逻辑又保正输入不会漂空. 1 N5 e$ N9 y8 F# _, H& C* rEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计改变电平的电位，常用在TTL-CMOS匹配； 在引脚悬空时有确定的状态； 为OC门的输出提供电流； 作为端接电阻； 在试验板上等于多了一个测试点，特别对板上表贴芯片多的更好，免得割线； 嵌位； &#

31、39; A0 x/ d/ M2 3 P$ n& u: T0 I3 / f9 X上、下拉电阻的作用很多，比如抬高信号峰峰值，增强信号传输能力， 防止信号远距离传输时的线上反射，调节信号电平级别等等！当然还有其他的作用了具体的应用方法要看在什么场合，什么目的，至于参数更不能一概而定，要看电路其他参数而定，比如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值，就要参考该引脚的内阻来定电阻值的！另外，没有说输入加下拉，输出加上拉的，有时候没了某个目的也可能同时既有上拉又有下拉电阻的！ EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计+ S* *

32、0 5 U  3 y! o! . h& Q# P加接电源电阻上拉 对于漏极开路或者集电极开路输出的器件需要加上拉电阻才可能工作。另外，普通的口，加上拉电阻可以提高抗干扰能力，但是会增加负载。 8 z6 t4 s; e5 s& J1 OPCB论坛电源：+5V PCB论坛# j# 0 _$ z  J: L6 $ q普通的直立LED， EDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计, C2 W, Q: w5 R! u$ * |6 E4 J, I共八个，负极分别接到一个大片子的管脚上， 9 z+

33、 M% N" f1 W; $ P$ B1 M/ Q; UPCB论坛网站用多大的上拉电阻合适？ 谢谢指教！ 一般LED的电流有几个mA就够了，最大不超过20mA，根据这个你就应该可以算出上拉电阻值来了。 ' e( i$ b, F& ?5 UPCB论坛网站保献起见，还是让他拉吧，(5-0.7/10mA=400ohm,差不多吧,不放心就用2k的 奇怪，新出了管压0.7V的LED了吗？据我所知好象该是1.5V左右。我看几百欧到1K都没太大问题，一般的片子不会衰到10mA都抗不住吧？ PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计9 b,

34、I% ' L i% d7 E( G Y# u上拉电阻的作用：6N137的的输出三极管C极，如果没有上拉电阻，则该引脚上的电平不会发生随B极电平的高低变化。原因是它没有接到任何电源上。如果接上了上拉电阻，则B极电平为高时，C极对地导通(相当于开关接通，C极的电压就变低；如B极电压为低，则C极对地关断，C极的电压就升到高电平。为就是上面说的“将通断转换成高低电平”。你说的51与此图有一定的不同，参照着去理解吧。另外，一般地，C极低电平时器件从外部吸入电流的能力和高电平时向外部灌出电流的能力是不一样的。器件输出端常有Isink和Isource两个参数，且前者往往大于后者。 : I/ q&qu

35、ot; _. S# ! H- e" u2 J( |0 fPCB论坛网站下拉电阻的作用：所见不多，常见的是接到一个器件的输入端，多作为抗干扰使用。这是由于一般的IC的输入端悬空时易受干扰或器件扫描时有间隙泄漏电压而影响电路的性能。后者，我们在某批设备中曾碰到过。 ! , - B" 7 F* U- I3 f7 iPCB论坛上拉电阻的阻值主要是要顾及端口的低电平吸入电流的能力。例如在5V电压下，加1K上拉电阻，将会给端口低电平状态增加5mA的吸入电流。在端口能承受的条件下，上拉电阻小一点为好。 / 6 R0 ?# b- 9 B! U/ QPCB论坛提高负载能力、提高直流工作电平

36、" f ; i2 z1 Z% Z. v4 aPCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计无信号是给电路提供确定的电平。 - s6 A: n ! bEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计上拉 一端接vcc，一端接在引脚上 4 I5 G- Z r7 m& P* K  o$ ?下拉：一端接gnd，一端接在引脚上上下拉电阻的详细说明拉电流输出和灌电流输出PCB论坛网站, W8 M& - G3 h  0 X* 9 I, R9 v9 w2 n

37、8 8 U5 w1 V9 hEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计PCB论坛: M& u, _, ?& 7 + - 9 J! y' % f5 V2 CEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计& X+ ?4 f0 O8 p& I          在使用数字集成电路时，拉电流输出和灌电流输出是一个很

38、重要的概念，例如在使用反向器作输出显示时，图1是拉电流，即当输出端为高电平时才符合发光二极管正向连接的要求，但这种拉电流输出对于反向器只能输出零点几毫安的电流用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为510mA。0 1 C( . R9 c- m6 FPCB论坛网站      图2为灌电流输出，即当反向器输出端为低电平时，发光二极管处于正向连接情况，在这种情况下，反向器一般能输出510mA的电流，足以使发光二极管发光，所以这种灌电流输出作为驱动发光二极管的电路是比较合理的。因为发光二极管发光时，电流是由电源+5V通过限流电阻R、发光二

39、极管流入反向器输出端，好像往反向器里灌电流一样，因此习惯上称它为“灌电流”输出。+ F+ U& v0 Q8 J' n!   ' F1 o; r! 0 BPCB论坛0 q4 h2 A8 T$ JPCB论坛网站        在数字电路中我们经常可以看到上、下拉电阻。PCB论坛网站* r( z+ Y7 f+ E# l. c. * . 一、定义：6 # m4 ! T, uEDA365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计      

40、;  1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！+ y# V/ e/ k3 N        2、上拉是对器件注入电流，下拉是输出电流, e. p r, I, 9 y6 SPCB论坛网站        3、弱强只是上拉电阻的阻值不同，没有什么严格区分PCB论坛4 d/ D8 S8 u+ R        4、对于非集电极（或漏极）开路输出型电路（如普通门电路

41、）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计. K" I3 |4 W+ 二、拉电阻作用：0 r# V; ; S, p4 I" H- Q% rPCB论坛       1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计/ O1 H2 / d- q*

42、- u1 7 ?4        2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！      3、一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：当一个接

43、有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计$ G6 3 F! r4 n9 x( O. w2       4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计. Q! |  o0 g      5、接电组就是为了防止输入端悬空EDA

44、365 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计+ A4 J m& O! m* _* S+ h      6、减弱外部电流对芯片产生的干扰PCB论坛网站% r: t, k5 & i; t' X3 J  V      7、保护cmos内的保护二极管,一般电流不大于10mA9 X- a' L, e0 C+ v6 B  ' i* y2 KEDA365 PCB论坛网站|PCB layout设计|高速P

45、CB设计|SI|PI|EMC仿真设计      8、通过上拉或下拉来增加或减小驱动电流( L  X, ?7 L5 H0 H$ m+ T& s      9、改变电平的电位，常用在TTL-CMOS匹配' n6 ' c1 ! PCB论坛网站     10、在引脚悬空时有确定的状态. O8 J# . f; - F0 Q5 k/ o' EPCB论坛网站     11、增加高电平输出时的驱动能力

46、。     12、为OC门提供电流/ o4 y7 C6 _- T. L2 ' N- iPCB论坛网站三、上拉电阻应用原则：     1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。     2、OC门电路必须加上拉电阻，才能使用。  B+ U- O! |8 o7 n  1 s4 s3 DEDA365 PCB论

47、坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计     3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。! |. b/ R3 m  D1 FPCB论坛     4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。PCB论坛- Z. P# _3 i8 : |0 p  M     5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信

48、号的噪声容限增强抗干扰能力。+ x C6 ( B: I. D+ sPCB论坛网站     6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。PCB论坛, ?6 U1 C# t0 S: + u     7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。     8、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。PCB论坛论坛|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计. H- W( I# N' ' 0 # x W' c四、上拉电阻阻值选择原则:5 y( J  B, Y1 Q/ S6 t! R+ DPCB论坛     1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2 t, b9 $ E% S8 X! N' W     2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。     3、对于高速电