modelsim之时序仿真_第1页
modelsim之时序仿真_第2页
modelsim之时序仿真_第3页
modelsim之时序仿真_第4页
modelsim之时序仿真_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、Modelsim之时序仿真利用ModelSim进行时序仿真（门级仿真），可以比较真实地反映出器件的延时情况，不过它也需要相关器件atom库的支持。下面就用分频器实例简要说明一下：1、在QuartusII中新建一个div工程。注意EDA Simulator的设置，可以新建工程时设置也可以后续再设置，如图：Tool name选择ModelSim，Format for output netlist选择Verilog（会生成.vo的Verilog输出文件，若选择VHDL则会生成.vho的VHDL输出文件），其它的可以默认就行。2、添加源文件，并编译。完了就会在当前工程目录下生成Simulation&g

2、t;ModelSim的文件夹，里面就存放了相关仿真所需要的文件，如.vo(verilog输出文件)，.sdo(延时文件)等。3、打开ModelSim，并在刚才生成的ModelSim文件夹路径下新建一个div的工程。为了对比，分别进行功能仿真和时序仿真。首先，功能仿真，这个比较简单，直接添加div.v源文件和div_tb.v测试文件，然后编译，完了直接运行仿真即可，得到结果如下：可以看到输入、输出是没有延时的，只进行了功能仿真验证。4、进行时序仿真，这时候就需要相关预编译库和延时文件的加入了。a）将之前的div.v文件Remove，并添加div.vo文件，（因为div.vo就是div.v的输出文

3、件，所以直接用QuartusII编译输出的div.vo就行了），然后编译div.vo和div_tb.v。b）开始仿真设置。首先，添加预编译的器件库，本例中用的是cycloneii_atoms，找到它所在位置并添加进来（具体这个库的编译之前已经有说过，这里就不多说了），完成后如图所示：然后，添加SDF延时文件，也就是刚刚生成的div.sdo文件，点击Add后出现如下窗口：首先加入SDF文件，另外还有一个选项就是Apply to Region，这里输入u_div，这个选项主要是指明时序仿真的实体名，即Testbench中实例化的div名（u_div），完了OK。添加后的结果如下：c）完成上述相关设置后，即可开始仿真了。点击div_tb顶层实体开始仿真。仿真完成后的结果放大后如下：与之前的功能仿真结果相比，可以明显看到输入输出具有了一定的延时，经测量是6063ps，大约6ns。我们的器件选择是EP2C25F672C6，也就是它的速度等级是C6，即最小延时可以达到6ns，因此上面的时序仿真结果与此也是相符合的。上面对ModelSim的时序仿真做了简要的

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论