AC97控制器核心寄存器

1、AC97控制器核心寄存器这里列出了 AC97控制器IP核所有的控制和标志寄存器，地址字段(address field)用十六进制表示地址，位宽(width)表示寄存器的位数。连接(access) 表示有效的连接类型，RO表示只读连接。所有的保留为写入0。读取保留位会返回一个不定值。名称(Name)地址(Addr)位宽(Width)访问方式(Access)描述(Description)CSR032RW主要的配置/状态寄存器OCCO432RO输岀通道配置寄存器0OCC1832RW输岀通道配置寄存器1ICCc32RW输入通道配置寄存器CRAC1032RW编码寄存器访问请求INTM1432RW中断掩字

2、INTS1832RW中断状态寄存器lcOCHO2032RW输出通道0OCH12432RW输岀通道1OCH22832RW输岀通道2OCH32c32RW输岀通道3OCH43032RW输岀通道4OCH53432RW输岀通道5ICHO3832RW输入通道0ICH13c32RW输入通道1ICH24032RW输入通道2表4.1 AC97控制器控制和标志寄存器4丄控制状态寄存器(CSR)这是主要的控制和状态寄存器位# (Bit)访问方式(Access)描述(Description)31： 2RO保留1RWSUSP读取这一位可以得到当前AC97子系统的状态：1： AC97子系统暂缓运行0：正常运行在此位上写入

3、一个1,会使得暂缓运行的AC97子系统恢复 正常运行0woCRSTAC97冷启动向这一位写入1会使得编码译码器硬启动表4.2 CSR寄存器重置后的值：CSR： OOOOh4.2输出通道配置寄存器输出通道组合寄存器允许每个通道即刻的组合。位# (BIT#)访问方式（Access）描述(Description)31:24RW输岀通道3：环绕声左声逍配程寄存器23:16RW输出通道2：中心声道配置寄存器15:8RW输岀通道1：前端右声道配置寄存器7:0RW输出通道0：前端左声道配置寄存器表4.3OCC0寄存器重置后的值：OCCO:OOOOh位# (BIT#)访问方式（Access）描述(Descri

4、ption)31： 16RW保留15： 8RW输岀通道5：低音效果声逍配苣寄存器7： 0RW输岀通道4：环绕声左声道配置寄存器表4.4OCC1寄存器重置后的值：OCCkOOOOh4.3输入通道配置寄存器这个寄存器用来储存所有输出通道的配置信息。位# (BIT#)访问方式（Access）描述(Description)31： 24RW保留23： 16RW输出通道2：麦克风声道配置寄存器15： 8RW输出通道1：右声道配置寄存器7： 0RW输出通道0：左声道配置寄存器表4.5 ICC寄存器重置后的值：ICC:0000h4.4通道配置寄存器位# (BIT#)访问方式（Access）描述(Descrip

5、tion)7RW保留6RWDEDMA允许1 - DMA允许 O-DMA禁止5： 4RWFSFIFO 入口5： 4输出通道输入通道00FIFO 1/4 空FIFO 1/4 满01HFO 1/2 空FIFO 1/2 满10FIFO 3/4 空FIFO 3/4 满11FIFO 空FIFO 满3： 2RWSS样本大小00-16 位028 位10-20 位1RWSR采样率1-可变的采样率（根据需要） 0-固泄采样率（48Khz）0RWEN通道许可1 -通道许可 0-通道禁止表4.6通道配置寄存器4.5编码寄存器编解码器寄存器访问指令（CRAC）编解码器寄存器访问指令寄存器生成一个简单的信号来连接编解码寄

6、存器。对这个寄存器的写入会开始对编解码寄存器的传输。位# (BIT#)访问方式（Access）描述(Description)31RW读/写选择1-读0-写30： 23RO保留22： 16RW编解码寄存器地址15： 0RW编解码寄存器数据该数据在写入功能被选择时写入被选择的编解码寄存器。读 这一寄存器会返回编解码器的最后一组值表4.7编解码器寄存器重置后的值：CSCn： OOOOh46中断屏蔽寄存器位# (BIT#)访问方式（Access）描述(Description)31:29RW保留28RW输入通道2： FIFO溢出27RW输入通道2： FIFO未满26RW输入通道2： FIFO将满25RW

7、输入通道1： FIFO溢出24RW输入通道1： FIFO未满23RW输入通道1： FIFO将满22RW输入通道0： FIFO溢出21RW输入通道0： FIFO未满20RW输入通道0： FIFO将满19RW输出通道5： FIFO溢出18RW输出通道5： FIFO未满17RW输出通道5： FIFO将满16RW输出通道4： FIFO溢出15RW输出通道4： FIFO未满14RW输出通道4： FIFO将满13RW输出通逍3： FIFO溢岀12RW输出通逍3： FIFO未满11RW输出通逍3： FIFO将满10RW输出通逍2： FIFO溢岀9RW输出通逍2： FIFO未满8RW输出通逍2： FIFO将满

8、7RW输出通逍1： FIFO溢岀6RW输岀通道1： FIFO未满5RW输岀通道1： FIFO将满4RW输岀通道0： FIFO溢出3RW输岀通道0： FIFO未满2RW输岀通道0： FIFO将满1RW编解码寄存器写入成功0RW编解码寄存器读取成功表4.8中断屏蔽寄存器4.7中断状态寄存器（INTS）位# (BIT#)访问方式（Access）描述(Description)31:29R()保留28ROC输入通道2： FIFO溢岀27ROC输入通道2： FIFO未满26ROC输入通道2： FIFO将满25ROC输入通道1： FIFO溢出24ROC输入通道1: HFO未满23ROC输入通道1: HFO将

9、满22ROC输入通道0： FIFO溢岀21ROC输入通道0： FIFO未满20ROC输入通道0： FIFO将满19ROC输出通道5： FIFO溢岀18ROC输出通道5： FIFO未满17ROC输出通道5： FIFO将满16ROC输出通道4： FIFO溢岀15ROC输出通道4： FIFO未满14ROC输出通道4： FIFO将满13ROC输出通道3： FIFO溢岀12ROC输出通道3： FIFO未满11ROC输出通道3： FIFO将满10ROC输出通道2： FIFO溢岀9ROC输出通道2： FIFO未满8ROC输出通道2： FIFO将满7ROC输出通道1： FIFO溢出6ROC输出通道1： FIFO未满5ROC输出通道1： FIFO将满4ROC输出通道0： FIFO溢出3ROC输出通道0： FIFO未满