频率计系统vhdl语言设计

1、河南机电高等专科学校职业技能培训结课大作业频率计系统设计姓 名： 专业班级： 学 号： 任课教师： 时 间： 成 绩： 频率计系统设计医电 08 级 1 班 孙鹏 任课老师：石新峰摘要：随着电子信息产业的不断发展，信号频率的测量在科技研究和实际应用中的作用日益重要。传统的频率计通常是用很多的逻辑电路和时序电路来实现的，这种电路一般运行缓慢，而且测量频率的范围比较小。考虑到上述问题，本论文设计一个基于单片机技术的数字频率计。首先，我们把待测信号经过放大整形；然后把信号送入单片机的定时计数器里进行计数，获得频率值；最后把测得的频率数值送入显示电路里进行显示。本文从频率计的原理出发，介绍了基于单片机

2、的数字频率计的设计方案，选择了实现系统得各种电路元器件，并对硬件电路进行了仿真。关键词：单片机，频率计，测量目录目录1.概述.32.设计要求.33.总体构思.44.各单元电路的设计和实现.55.功能仿真及其结果.76.编译 下载及调试.87.总结与展望.17参考文献.181.1. 概述概述随着电子信息产业的发展，信号作为其最基础的元素，其频率的测量在科技研究和实际应用中的作用日益重要，而且需要测频的范围也越来越宽。传统的频率计通常采用组合电路和时序电路等大量的硬件电路构成，产品不但体积较大，运行速度慢，而且测量范围低，精度低。因此，随着对频率测量的要求的提高，传统的测频的方法在实际应用中已不能

3、满足要求。因此我们需要寻找一种新的测频的方法。随着单片机技术的发展和成熟，用单片机来做为一个电路系统的控制电路逐渐显示出其无与伦比的优越性。因此本论文采用单片机来做为电路的控制系统，设计一个能测量高频率的数字频率计。用单片机来做控制电路的数字频率计测量频率精度高，测量频率的范围得到很大的提高。2.2. 设计要求设计要求测频方法主要有以下几种：脉冲数定时测频法(M 法)、脉冲周期测频法(T法)、脉冲数倍频测频法(AM 法)、脉冲数分频测频法(AT 法)、脉冲平均周期测频法(M/T 法)、多周期同步测频法。下面是几种方案的具体方法介绍。脉冲数定时测频法(M 法)：此法是记录在确定时间 Tc 内待测

4、信号的脉冲个数 Mx，则待测频率为： Fx=Mx/Tc 脉冲周期测频法(T 法)：此法是在待测信号的一个周期 Tx 内，记录标准频率信号变化次数 Mo。这种方法测出的频率是： Fx=Mo/Tx 脉冲数倍频测频法(AM 法)：此法是为克服 M 法在低频测量时精度不高的缺陷发展起来的。通过 A 倍频，把待测信号频率放大 A 倍，以提高测量精度。其待测频率为： Fx=Mx/ATo 脉冲数分频测频法(AT 法)：此法是为了提高 T 法高频测量时的精度形成的。由于 T 法测量时要求待测信号的周期不能太短，所以可通过 A 分频使待测信号的周期扩大 A 倍，所测频率为： Fx=AMo/Tx 脉冲平均周期测频

5、法(M/T 法)：此法是在闸门时间 Tc 内，同时用两个计数器分别记录待测信号的脉冲数 Mx 和标准信号的脉冲数 Mo。若标准信号的频率为 Fo，则待测信号频率为： Fx=FoMx/Mo 根据频率的定义，频率是单位时间内信号波的个数，因此采用上述各种方案都能实现频率的测量。但是本次设计的是一个用单片机做为电路控制系统的数字式频率计，采用脉冲定时测频法，则在低频率的测量时误差会大一些。本次设计由于个人水平有限，因此，本次设计根据需要，采用脉冲定时测频法。3.3. 总体构思总体构思为了得到一个高性能的数字频率计，本次设计采用单片机来做为数字频率计的核心控制电路，辅之于少数的外部控制电路。因此本此设

6、计的系统包括信号放大整形电路、分频电路、单片机 AT89C51 和显示电路等。本系统让被测信号经过放大整形后，进入单片机开始计数,利用单片机内部定时计数器定时，在把所记得的数经过相关处理后送到显示电路中显示。其系统框图如图 3.1 所示。图 3-1 系统框图由上面的内容可看到，本次设计的基于单片机的数字式频率计包括波形整形电路、分频电路、多路数据选择器、单片机和显示电路等几个模块。所以本次设计的数字式频率计的电路由以下几块构成：由施密特触发器构成的波形整形放大电路、由 74LS90 构成的分频电路、由 74LS153 四选一电路构成的四选一电路、AT89C51 单片机以及由 74LS138 译

7、码电路、三极管上拉电路和八段数码显示电路构成的数码显示电路构。4.4. 各单元电路的设计和实现各单元电路的设计和实现4.14.1 信号放大整形电路信号放大整形电路因为在单片机计数中只能对脉冲波进行计数，而实际中需要测量频率的信号是多种多样的，有脉冲波、还有可能有正弦波、三角波等，所以需要一个电路。把待测信号转化为可以进行计数的脉冲波。 该部分由 LM358 和一级高频信号放大电路以及由 74LS00 连接成的施密特触发器组成。其电路如下图所示。图 4-1 电路图4.24.2 分频电路分频电路本次设计采用的是脉冲定时测频法，由于考虑到单片机的定时计数器得计数能力有限，无法对过高频进行测量，所以我

8、们对待测信号进行了分频，这样能提高测量频率的范围，还能相应的提高频率测量的精度。所以我们需要把待测信号进行分频。在本次设计中，因为我们要进行的是十分频、一百分频，所以我们选用 74LS90 电路，经过正确的连接后就可以进行十分频，进行二次十分频就可以得到分频一百次的信号。信号经过分频电路 74LS90，其频率将减小到原信号的十分之一和百分之一。其组成电路如下图所示。图 4-2 组成电路4.34.3 四选一电路四选一电路本次设计需要用到一个四选一电路，用来选择输入单片机进行计数的待测信号。数据选择器有多个输入，一个输出。其功能类似于单刀多掷开关，故又称为多路开关(MUX)。在控制端的作用下可从多

9、路并行数据中选择一路送输出端。 74LS153 是双四选一数据选择器,其中有两个四选一数据选择器，它们各有四个数据输入端：1 C 3、1 C 2、1 C 1、1 C 0 和 2 C 3、2 C 2、2 C 1、2 C 0。一个输出端 1Y、2Y 和一个控制许可端 G。系统控制端 G 为低电平有效。当控制许可端 G=1 时，传输通道被封锁,芯片被禁止，Y=0，输入的数据不能传送出去；当控制许可端 G=0 时，传输通道打开，芯片被选中，处于工作状态，输入的数据被传送出去 A、B 是地址选择端，两路选择器共用。4.4514.451 单片机部分单片机部分单片机作为控制系统和计数器，是本次设计的最重要的

10、部分，AT89C51 是一种带 4K 字节闪烁可编程可擦除只读存储器（FPEROMFalsh Programmable and Erasable Read Only Memory）的低电压，高性能 CMOS8 位微处理器，俗称单片机。该器件采用 ATMEL 高密度非易失存储器制造技术制造，与工业标准的MCS-51 指令集和输出管脚相兼容。由于将多功能 8 位 CPU 和闪烁存储器组合在单个芯片中，ATMEL 的 AT89C51 是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。所以本次设计采用 AT89C51 单片机。4.54.5 显示电路显示电路这次设计中采用 LED

11、数码管，采用一个 74LS138 译码器来控制各个数码管，采用三极管来做上拉电路，使数码显示管有足够的电压进行显示。显示电路由数码管和 74LS138 组成，在本次设计中，由 74LS138 连接数码管的接地端，由此来控制数码管的亮和灭。74LS138 译码器有三个地址输入端 A、B、C 和八个译码输出端 Y0Y7，当输入为 000 时，Y0 输出端为 0，其他输出端都为 1；同理可推出其他输出状态，即只有输出变量下标对应的二进制代码与输入代码相等的输出端为 0，其他的输出端都为 1。由于单片机输出的显示数据电压不够高，无法直接送到数码管上直接显示，因此需要用一个上拉电路来提高输出数据的电压值

12、，以便送到数码管。图 4-5LED 显示电路5.5. 功能仿真及其结果功能仿真及其结果5.15.1 测频软件实现原理测频软件实现原理测频软件的实现是基于电路系统来进行设计的。本次设计采用的是脉冲定时测频法，所以在软件实现上基本遵照系统的设计原理，进行测频软件设计的基本思路是：1、把要用到的内部存储器的地址运用伪指令标号，方便后面设计中运用；2、跳转到中断程序进行初步数据采集；3、开始主程序，首先判断是否有待测信号，无信号就等待信号，有信号则进行下一步；4、判断是否定时到1S，若没有到达 1S 定时，则执行下面的 5 和 6 步得操作，若达到 1S，则执行第 6 步以后的操作；5、判断是否第一次

13、，若是，则判断当前的档位是否设置合适，若合适则直接跳转到返回主程序，若不合适，则进入第 6 步；6、调整档位，重新进入中断开始初步计数；7、判断档位是否合适，合适则把测得的数据转换为十进制数据，根据当前的档位相应的调整数位，并取表找到相应的显示数据，然后执行第 10 步操作；8、若上一步中判断出档位不合适，则根据频率进行相应的档位调整。9、恢复初值，重新开始计数；10、返回主程序。5.25.2 软件流程图软件流程图根据上一节所叙述的电路设计的基本思路，我们可画出系统流程图如图 5-1 所示。图 5-1 系统框图5.35.3 系统的仿真和调试系统的仿真和调试为了保证系统能正常工作，我们需要对电路

14、中关键的电路部分进行仿真，下面我们对波Proteus 是一款非常不错的单片机模拟软件。虽然电子模拟软件不少，但是能很好的模拟单片机的只有 proteus 软件。该软件能模拟 51 单片机，avr单片机，pic 单片机，以及部分 arm 芯片。支持的外围器件也很多包括A/d,LCD,LED 数码管，温度，时钟等芯片。本次设计所有的电路都采用proteus 对电路进行仿真。5.45.4 系统的改善系统的改善本次设计由于本人知识的有限，所以设计的系统并不是最理想的。例如可以采用脉冲数定时测频法和脉冲周期测频法相结合，在高频的时候采用脉冲数定时测频法，在低频率的时候采用周期测频法。此法可保证测频过程中

15、精度一直很高，但实现的电路和程序都将很复杂。还可以用外部计数器和单片机定时计数器共同计数来代替用单片机的定时计数器来进行定时，这样测量的精度可以进一步提高，但相对的端口分配和控制会相对复杂一些。由于时间紧迫，还有部分元件没有提供。所以很多应该完成的工作并没有完成。使得系统的性能不能通过硬件电路来实际的显示出来。而且，还有很多好的想法无法实现，所以系统还有很大的改进空间。6.6. 编译编译 下载及调试下载及调试四选一选择器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MUX41A ISPORT ( D3,D2,D1,D0,A1,A0:IN STD

16、_LOGIC; Y:OUT STD_LOGIC);END ENTITY MUX41A;ARCHITECTURE ONE OF MUX41A ISBEGINY = D0 WHEN A1 = 0 AND A0 = 0ELSE D1 WHEN A1 = 0 AND A0 = 1ELSE D2 WHEN A1 = 1 AND A0 = 0ELSE D3; END ARCHITECTURE ONE;3-8 译码器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DECODER38A ISPORT(A2,A1,A0,S1,S2,S3:IN STD_LOGIC;

17、 Y:OUT STD_LOGIC_VECTOR(7 downto 0);END ENTITY DECODER38A;ARCHITECTURE ONE OF DECODER38A ISBEGINY = 11111110 WHEN A2=0 AND A1=0 AND A0=0 AND S1=1 AND S2=0 AND S3=0ELSE 11111101 WHEN A2=0 AND A1=0 AND A0=1 AND S1=1 AND S2=0 AND S3=0ELSE 11111011 WHEN A2=0 AND A1=1 AND A0=0 AND S1=1 AND S2=0 AND S3=0E

18、LSE 11110111 WHEN A2=0 AND A1=1 AND A0=1 AND S1=1 AND S2=0 AND S3=0ELSE 11101111 WHEN A2=1 AND A1=0 AND A0=0 AND S1=1 AND S2=0 AND S3=0ELSE 11011111 WHEN A2=1 AND A1=0 AND A0=1 AND S1=1 AND S2=0 AND S3=0ELSE 10111111 WHEN A2=1 AND A1=1 AND A0=0 AND S1=1 AND S2=0 AND S3=0ELSE 01111111 ；END ARCHITECTU

19、RE ONE;D 触发器library ieee;use ieee.std_logic_1164.all;entity dff1 is port(clk:in std_logic; d:in std_logic; clr:in std_logic; set:in std_logic; q:out std_logic);end dff1;architecture bhv of dff1 is begin process(clk,clr,set) begin if set=1 then q=1; elsif clkevent and clk =1 then if clr=0 then q=0; e

20、lse q=d; end if; end if; end process; end bhv;Jk 触发器library IEEE;use IEEE.std_logic_1164.all;entity JK is port (Jk: in std_logic_vector (1 downto 0); Clock, Reset,Clear : in std_logic; Q, Qbar : out std_logic);end entity JK;architecture sig of JK is signal state : std_logic;beginp0: process (Clock,

21、Reset, Clear) is begin if Clear = 1 then state = 0; elsif Clockevent and clock =1 then if Reset=0 then state state state state null; end case; end if; end if; end process p0;Q = state;Qbar = not state;end architecture sig;RS 触发器 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.AL

22、L;ENTITY RS_clk IS PORT( S,R,res :IN std_logic; Q,NOT_Q:out std_logic);END RS_clk;ARCHITECTURE behav OF RS_clk IS signal sel1,sel2: std_logic;BEGIN process(res,sel1,sel2) begin if res=0 then sel1=0; sel2=1; elsif (S=1 and R=0) then sel1=1; sel2=0; elsif (S=0 and R=1) then sel1=0; sel2=1; elsif (S=0

23、and R=0) then sel1=sel1; sel2=sel2; end if; Q=sel1;NOT_Q=sel2; end process; END behav;七段码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DISPLY_DECODER ISPORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DOUT:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);END ENTITY DISPLY_DECODER;ARCHITECTURE ONE OF DISPLY_DECODER ISBEGIN

24、DOUT 0); ELSIF CLKEVENT AND CLK=1 THENIF EN=1 and set=0 THEN IF CQI0);END IF;END IF;END IF;if cqi=9 then cout=1;else cout=0;END IF;CQ=CQI;END PROCESS;END BEHAV;end process;q=cout2&cout1;end aa;Q22 为高四位，Q11 为低四位76 进制library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cdu_7

25、6 isport(clk:in std_logic;q:out std_logic_vector(7 downto 0);end cdu_76;architecture aa of cdu_76 issignal cout2,cout1:std_logic_vector(3 downto 0);beginprocess(clk)beginif (clkevent and clk=1) thenif(cout2=7 and cout1=5) then cout2=0000;cout1=0000;else if (cout1=9) then cout2=cout2+1;cout1=0000;els

26、e cout2=cout2;cout1=cout1+1;end if;end if;end if;end process;q=cout2&cout1;end aa;Q22 为高四位，Q11 为低四位7 位左移移位寄存器 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY SHFRT ISPORT(CLK,LOAD:IN STD_LOGIC; DIN:IN STD_LOGIC_VECTOR(6 DOWNTO 0); QB:OUT STD_LOGIC );END SHFRT;ARCHITECTURE behav OF SHFRT ISBEGINPROCESS(CLK,LOAD)VARIABLE REG7:STD_LOGIC_VECTOR(6 DOWNTO 0);BEGINIF CLKEVENT AND CLK=1 THENIF LOAD=1 THEN REG7:=DIN;ELSE REG7(6 DOWNTO 1):=REG7(5 DOWNTO 0);REG7(0):=1;END IF;END IF;QB=REG7(6);END PROCESS;END behav;8 位左移移位寄存器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY SHFRT ISPORT(CLK,LOAD:IN STD