数电复习提纲(康华光第五版)

1、复习要点复习要点n数字逻辑概论数字逻辑概论 n逻辑代数逻辑代数 n逻辑门电路逻辑门电路 n组合逻辑电路组合逻辑电路 n锁存器和触发器锁存器和触发器 n时序逻辑电路时序逻辑电路 n存储器存储器n脉冲波形的变换与产生脉冲波形的变换与产生 nA/D、D/A变换变换 第一章数字逻辑概论第一章数字逻辑概论n 数字信号与模拟信号的概念数字信号与模拟信号的概念n 进制与码制进制与码制二进制、八进制、十进制、十六二进制、八进制、十进制、十六进制之间的转换进制之间的转换8421BCD码码、格雷码（、格雷码（十进制数与十进制数与8421BCD码转换）码转换）n 三种基本逻辑运算、复合逻辑三种基本逻辑运算、复合逻辑

2、与、或、非与、或、非运算运算、异或、同或、异或、同或n 逻辑函数表示方法逻辑函数表示方法及其及其相互转换相互转换逻辑图、逻辑函数、真值表、卡诺图、时序（波形）图逻辑图、逻辑函数、真值表、卡诺图、时序（波形）图n 原码、反码、原码、反码、补码补码正数、正数、负数的补码负数的补码第二章逻辑代数第二章逻辑代数n 基本公式、常用公式、基本规则基本公式、常用公式、基本规则 反演规则反演规则,对偶规则对偶规则,代入规则代入规则例例:写出下列逻辑函数的对偶式及反函数写出下列逻辑函数的对偶式及反函数 （要求直接用对偶规则和反演规则写）（要求直接用对偶规则和反演规则写）n 逻辑函数的公式化简法逻辑函数的公式化简

3、法n 逻辑函数的逻辑函数的卡诺图化简法卡诺图化简法最小项、最小项、n变量最小项个数、性质，几何相邻、逻辑相邻，变量最小项个数、性质，几何相邻、逻辑相邻，无关项无关项卡诺图化简规律、画圈原则，具有约束项的函数化简卡诺图化简规律、画圈原则，具有约束项的函数化简2FABCABC2()()FAB C A BCABC A BC2对偶式：反函数： F第二章逻辑代数第二章逻辑代数 例：用卡诺图方法化简例：用卡诺图方法化简 硬件描述语言硬件描述语言Verilog基础基础 Verilog程序的基本结构程序的基本结构( , ,)(3,5,8,9,10,12)(0,1,2,13)F A B C DmdFBDACAB

4、CD module 模块名（端口名模块名（端口名1, 1, 端口名端口名2, 2, 端口名端口名3,3,）；）； 端口类型说明端口类型说明(input, outout, inout)； 参数定义参数定义( (可选可选) )； 数据类型定义数据类型定义( (wire, reg等等) )； 实例化低层模块和基本门级元件；实例化低层模块和基本门级元件； 连续赋值语句（连续赋值语句（assign）； 过程块结构过程块结构（initial和和always） 行为描述语句；行为描述语句； endmodule 逻辑功能描逻辑功能描 述部分，其述部分，其 顺序是任顺序是任意的意的 说明部分说明部分 第三章逻辑

5、门电路第三章逻辑门电路n 定性理解定性理解n OD门、门、OC门、线与的概念，三态门（总线传输）门、线与的概念，三态门（总线传输）n 了解正负逻辑、双向传输门；了解正负逻辑、双向传输门；n 门电路多余输入端的门电路多余输入端的处理处理与门、与非门的多余输入端接高电平（与门、与非门的多余输入端接高电平（“1”）或门、或非门的多余输入端接低电平（或门、或非门的多余输入端接低电平（“0”） TTL电路多余的输入端悬空表示输入为高电平；电路多余的输入端悬空表示输入为高电平； CMOS电路多余的输入端绝对不允许悬空，否则电电路多余的输入端绝对不允许悬空，否则电路将不能正常工作。应根据需要接地或接高电平。

6、路将不能正常工作。应根据需要接地或接高电平。第四章组合逻辑电路第四章组合逻辑电路n 组合逻辑电路概念、特点组合逻辑电路概念、特点n 分析和设计方法分析和设计方法 由基本逻辑门组成或由集成器件组成的组合电路由基本逻辑门组成或由集成器件组成的组合电路n 竞争冒险竞争冒险 识别方法（表达式一定条件下出现识别方法（表达式一定条件下出现 就有可能）就有可能） 消除方法消除方法实实际际逻逻辑辑问问题题最最简简（或或最最逻逻辑辑图图化化简简变变换换真真值值表表逻逻辑辑表表达达式式合合理理）表表达达式式组合逻辑组合逻辑电路电路逻辑表达式逻辑表达式最简表达式最简表达式真值表真值表逻辑功能逻辑功能化简化简变换变换

7、AAA A或者 70iiiDmY第四章组合逻辑电路第四章组合逻辑电路n 分析和设计方法分析和设计方法 由基本逻辑门组成或由集成器件组成的组合电路由基本逻辑门组成或由集成器件组成的组合电路n 集成组合器件集成组合器件 编码器：编码器：什么是编码？什么是什么是编码？什么是优先编码优先编码？ 编码输出（原码、反编码输出（原码、反码）码）, 4线线-2线、线、8线线-3线优先编码器线优先编码器 译码器译码器/数据分配器：数据分配器：74138,使能端有效时使能端有效时 数据选择器：数据选择器：74HC151 数值比较器数值比较器 算术运算电路算术运算电路 n 集成组合器件应用集成组合器件应用 二进制二

8、进制译码器译码器和和数据选择器数据选择器均能作为通用器件来实现一般组合均能作为通用器件来实现一般组合逻辑电路（如：逻辑电路（如：产生逻辑函数产生逻辑函数），掌握各自的），掌握各自的设计方法设计方法和特点。和特点。 (0,1,2,7)iiYm i第五章锁存器和触发器第五章锁存器和触发器n 锁存器与触发器概念、特性锁存器与触发器概念、特性 锁存器：锁存器：对脉冲电平敏感的对脉冲电平敏感的存储电路，在特定输入脉冲电平作存储电路，在特定输入脉冲电平作用下改变状态。用下改变状态。 触发器：触发器：对脉冲边沿敏感对脉冲边沿敏感的存储电路，在时钟脉冲的上升或下的存储电路，在时钟脉冲的上升或下降沿的变化瞬间改

9、变状态降沿的变化瞬间改变状态n 基本基本SR锁存器：锁存器：与非门构成、或非门构成，有效信号、与非门构成、或非门构成，有效信号、 约束条件约束条件，功能，功能n SR触发器、触发器、D触发器、触发器、JK触发器、触发器、T和和T触发器触发器（特性方程特性方程）现态、次态的概念，给出现态求次态，给出现态、次态求现态、次态的概念，给出现态求次态，给出现态、次态求驱动信号驱动信号n 逻辑功能的描述方法：逻辑功能的描述方法：状态转换表、状态方程、状态图、时状态转换表、状态方程、状态图、时序图、功能表、序图、功能表、（画波形图）（画波形图）n 各类触发器间的转换各类触发器间的转换第五章锁存器和触发器第五

10、章锁存器和触发器n 触发器的比较触发器的比较第六章时序逻辑电路第六章时序逻辑电路n 时序逻辑电路的概念、特点时序逻辑电路的概念、特点不仅与当前输入信号有关，而且与电路原来的状态有不仅与当前输入信号有关，而且与电路原来的状态有关关电路由组合电路和存储电路组成。电路由组合电路和存储电路组成。 电路存在反馈电路存在反馈n 时序电路功能的表达方法时序电路功能的表达方法逻辑方程组、状态表、状态图、时序图逻辑方程组、状态表、状态图、时序图n 分析和设计方法分析和设计方法同步时序电路的分析同步时序电路的分析同步时序电路的设计同步时序电路的设计异步时序电路的分析异步时序电路的分析异步时序电路的设计异步时序电路

11、的设计第六章时序逻辑电路第六章时序逻辑电路n 例：试分析图示时序电路逻辑功能，写出触发器驱动方程、电路的状态例：试分析图示时序电路逻辑功能，写出触发器驱动方程、电路的状态方程和输出方程，列出状态表，画出状态图方程和输出方程，列出状态表，画出状态图。 解解 ： （1）根据给定的逻辑图写出驱动方程和输出方程）根据给定的逻辑图写出驱动方程和输出方程 J=? K=? （驱动方程）（驱动方程） Y=? （输出方程）（输出方程）第六章时序逻辑电路第六章时序逻辑电路 解解 ：（：（1）根据给定的逻辑图写出驱动方程和输出方程）根据给定的逻辑图写出驱动方程和输出方程 （2）将驱动方程代入）将驱动方程代入JK触发

12、器的特性方程，触发器的特性方程，可以得到各触发器的状态方程可以得到各触发器的状态方程 （3）写出输出方程）写出输出方程第六章时序逻辑电路第六章时序逻辑电路（4）列出状态转换表）列出状态转换表 电路的状态转换表电路的状态转换表Qn2 Qn1 Qn0Q2n+1 Q1n+1 Q0n+1Y0 0 00 0 100 0 10 1 000 1 00 1 100 1 11 0 001 0 01 0 101 0 11 1 001 1 00 0 011 1 10 0 01第六章时序逻辑电路第六章时序逻辑电路（5）状态转换图）状态转换图 时序图时序图 （5）逻辑功能）逻辑功能 是一个同步七进制加法计数器，是一个同

13、步七进制加法计数器，Y为进位脉冲，为进位脉冲，能够自启动。能够自启动。 第六章时序逻辑电路第六章时序逻辑电路n 集成时序器件集成时序器件数码寄存器、移位寄存器数码寄存器、移位寄存器计数器计数器区别计数器位数、计数器的进制数、所用触发器个数区别计数器位数、计数器的进制数、所用触发器个数同步二进制加同步二进制加/减法计数器、异步二进制加减法计数器、异步二进制加/减计数器减计数器环形计数器、扭环形计数器环形计数器、扭环形计数器n 用集成计数器构成任意进制计数器用集成计数器构成任意进制计数器反馈清零法反馈清零法异步清零法、同步清零法异步清零法、同步清零法反馈置数法反馈置数法异步置数法、同步置数法异步置

14、数法、同步置数法第六章时序逻辑电路第六章时序逻辑电路n 用集成计数器构成任意用集成计数器构成任意N进制计数器小结进制计数器小结 反馈清零法示意图反馈清零法示意图反馈置数法示意图反馈置数法示意图若用最开始的若用最开始的N个状态个状态,可以用可以用反馈清零法，如果芯片的清零反馈清零法，如果芯片的清零端是端是异步清零异步清零端，则都要用端，则都要用SN的状态代码得到反馈清零信号；的状态代码得到反馈清零信号；如果芯片的清零端是如果芯片的清零端是同步清零同步清零端，端，则都要用则都要用SN-1的状态代码得到反馈的状态代码得到反馈清零信号。清零信号。S0S1SN- 2SN-1SM-2SM-1SNS0S1S

15、N- 2SN-1SM-2SM-1SN若用最开始的若用最开始的N个状态个状态,也可以用也可以用反馈置数法，如果芯片的置数反馈置数法，如果芯片的置数端是端是异步置数异步置数端，则都要用端，则都要用SN的状态代码得到反馈置数信号；的状态代码得到反馈置数信号；如果芯片的置数端是如果芯片的置数端是同步置数同步置数端，端，则都要用则都要用SN-1的状态代码得到反馈的状态代码得到反馈置数信号。置数信号。D3D2D1D0=0000第六章时序逻辑电路第六章时序逻辑电路n 用集成计数器构成任意用集成计数器构成任意N进制计数器小结进制计数器小结 另一种反馈置数法示意图另一种反馈置数法示意图预置预置状态状态如果任意如

16、果任意N个状态不是最开始的个状态不是最开始的N个状态，则只能用反馈置数法。若置个状态，则只能用反馈置数法。若置数端是异步置数则用数端是异步置数则用Si+N状态做置数控制信号；若置数端是同步置数则状态做置数控制信号；若置数端是同步置数则用用Si+N-1状态做置数状态做置数控制控制信号，且数据端代码为信号，且数据端代码为si，数据输入数据输入D3D2D1D0= siS0S1SiSi-1Si+N-1SM-1Si+N第六章时序逻辑电路第六章时序逻辑电路n计数器应用计数器应用计数、计时计数、计时分频分频：从较高频率的输入信号得到较低频率的输出信号的过：从较高频率的输入信号得到较低频率的输出信号的过程程脉

17、冲分配脉冲分配：一种能够在周期时钟脉冲作用下输出各种节拍脉：一种能够在周期时钟脉冲作用下输出各种节拍脉冲的数字电路，也称节拍产生器。冲的数字电路，也称节拍产生器。产生周期序列信号产生周期序列信号 利用计数器的状态循环特性和数据选择器利用计数器的状态循环特性和数据选择器(或其它组或其它组合逻辑器件合逻辑器件)，可以实现计数型周期序列产生器。，可以实现计数型周期序列产生器。 计数器的计数器的模数模数M等于序列的周期等于序列的周期，计数器的状态输出计数器的状态输出作为数据选择器的地址变量作为数据选择器的地址变量，要产生的序列作为数据要产生的序列作为数据选择器的数据输入选择器的数据输入，数据选择器的输

18、出即为输出序列数据选择器的输出即为输出序列。第六章时序逻辑电路第六章时序逻辑电路CPCPQ QA AQ QB BQ QC CY Y0 0Y Y1 1Y Y2 2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 71个节拍个节拍7416374163C CR RCLKCLKC CP PP PT TQ QD D Q QC C Q QB B Q QA ALDLDD C BD C B A ACLKCLK1 11 11 11001001 1Y Y7 7Y Y6 6Y Y5 5Y Y4 4Y Y3 3Y Y2 2Y Y1 1Y Y0 07413874138A A2 2 A A1 1 A A0 0 G

19、 G1 1 G G2A2A G G2B2BY Y7 7 Y Y6 6 Y Y5 5 Y Y4 4 Y Y3 3 Y Y2 2 Y Y1 1 Y Y0 0例 设计一个设计一个8路脉冲分配器路脉冲分配器第六章时序逻辑电路第六章时序逻辑电路例 设计一个设计一个(周期性周期性) 101001序列产生器。序列产生器。101001序列产生器产生器LDLD 100101 1001017416174161COCOCLRCLRCPCPCEPCEPCETCET Q QD D Q QC C Q QB B Q QA AD C BD C B A ACPCP1 11 1 0 0D D7 7 D D6 6 D D5 5 D

20、 D4 4 D D3 3 D D2 2 D D1 1 D D0 0 74151 Y 74151 Y A A2 2 A A1 1 A A0 0 G GZ Z00000000 1 1序列周期为6，设计6进制计数器要产生的周期序列&第八章脉冲波形的变换与产生第八章脉冲波形的变换与产生n 555时基电路结构、工作原理时基电路结构、工作原理n 用用555时基电路构成时基电路构成单稳态触发器：一个稳态，一个暂稳态，单稳态触发器：一个稳态，一个暂稳态，暂稳态的持暂稳态的持续时间续时间仅取决于仅取决于RC电路的参数值电路的参数值。（。（应用应用）施密特触发器：施密特触发器：两种稳定状态。两种稳定状态。两个阈值电压两个阈值电压多谐振荡器：多谐振荡器：没有稳定状态，只有两个暂稳态没有稳定状态，只有两个暂稳态一般应用一般应用用用555时基电路构成的三种应用电路的工作原理和波时基电路构