单片机硬件系统设计原则

1、 单片机硬件系统设计原则 一个单片机应用系统的硬件电路设计包含两部分内容：一是系统扩展，即单片机内部的功能单元，如ROM、RAM、I/O、定时器/计数器、中断系统等不能满足应用系统的要求时，必须在片外进行扩展，选择适当的芯片，设计相应的电路。二是系统的配置，即按照系统功能要求配置外围设备，如键盘、显示器、打印机、A/D、D/A转换器等，要设计合适的接口电路。 系统的扩展和配置应遵循以下原则： 1、尽可能选择典型电路，并符合单片机常规用法。为硬件系统的标准化、模块化打下良好的基础。 2、系统扩展与外围设备的配置水平应充分满足应用系统的功能要求，并留有适当余地，以便进行二次开发。 3、硬件结构应结

2、合应用软件方案一并考虑。硬件结构与软件方案会产生相互影响，考虑的原则是：软件能实现的功能尽可能由软件实现，以简化硬件结构。但必须注意，由软件实现的硬件功能，一般响应时间比硬件实现长，且占用CPU时间。 4、系统中的相关器件要尽可能做到性能匹配。 如选用CMOS芯片单片机构成低功耗系统时，系统中所有芯片都应尽可能选择低功耗产品。 5、可靠性及抗干扰设计是硬件设计必不可少的一部分，它包括芯片、器件选择、去耦滤波、印刷电路板布线、通道隔离等。 6、单片机外围电路较多时，必须考虑其驱动能力。驱动能力不足时，系统工作不可靠，可通过增设线驱动器增强驱动能力或减少芯片功耗来降低总线负载。 7、尽量朝“单片”

3、方向设计硬件系统。系统器件越多，器件之间相互干扰也越强，功耗也增大，也不可避免地降低了系统的稳定性。随着单片机片内集成的功能越来越强，真正的片上系统SoC已经可以实现，如ST公司新近推出的PSD32系列产品在一块芯片上集成了80C32核、大容量FLASH存储器、SRAM、A/D、I/O、两个串口、看门狗、上电复位电路等等。 单片机系统硬件抗干扰常用方法实践 影响单片机系统可靠安全运行的主要因素主要来自系统内部和外部的各种电气干扰，并受系统结构设计、元器件选择、安装、制造工艺影响。这些都构成单片机系统的干扰因素，常会导致单片机系统运行失常，轻则影响产品质量和产量，重则会导致事故，造成重大经济损失

4、。 形成干扰的基本要素有三个： （1）干扰源。指产生干扰的元件、设备或信号， 用数学语言描述如下：du/dt， di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。 （2）传播路径。指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。 （3）敏感器件。指容易被干扰的对象。如：A/D、 D/A变换器，单片机，数字IC，弱信号放大器等。 1 干扰的分类 1.1 干扰的分类 干扰的分类有好多种，通常可以按照噪声产生的原因、传导方式、波形特性等等进行不同的分类。按产生的原因分： 可分为放电噪声音、高频振荡噪声、浪涌噪声。 按传

5、导方式分：可分为共模噪声和串模噪声。 按波形分：可分为持续正弦波、脉冲电压、脉冲序列等等。 1.2 干扰的耦合方式 干扰源产生的干扰信号是通过一定的耦合通道才对测控系统产生作用的。因此，我们有必要看看干扰源和被干扰对象之间的传递方式。干扰的耦合方式，无非是通过导线、空间、公共线等等，细分下来，主要有以下几种： （1）直接耦合： 这是最直接的方式，也是系统中存在最普遍的一种方式。比如干扰信号通过电源线侵入系统。对于这种形式，最有效的方法就是加入去耦电路。 （2）公共阻抗耦合： 这也是常见的耦合方式，这种形式常常发生在两个电路电流有共同通路的情况。为了防止这种耦合，通常在电路设计上就要考虑。使干扰

6、源和被干扰对象间没有公共阻抗。 （3）电容耦合： 又称电场耦合或静电耦合。是由于分布电容的存在而产生的耦合。 （4）电磁感应耦合： 又称磁场耦合。是由于分布电磁感应而产生的耦合。 （5）漏电耦合： 这种耦合是纯电阻性的，在绝缘不好时就会发生。 2 常用硬件抗干扰技术 针对形成干扰的三要素，采取的抗干扰主要有以下手段。 2.1 抑制干扰源 抑制干扰源就是尽可能的减小干扰源的du/dt， di/dt。这是抗干扰设计中最优先考虑和最重要的原则，常常会起到事半功倍的效果。 减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管

7、来实现。 抑制干扰源的常用措施如下： （1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。 （2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K到几十K，电容选0.01uF），减小电火花影响。 （3）给电机加滤波电路，注意电容、电感引线要尽量短。 （4）电路板上每个IC要并接一个0.01F0.1 F高频电容，以减小IC对电源的影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。 （5）布线时避免90度折线，减少高频

8、噪声发射。 （6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能会把可控硅击穿的）。 2.2 切断干扰传播路径 按干扰的传播路径可分为传导干扰和辐射干扰两类。 所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害最大，要特别注意处理。 所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感器件上加屏蔽罩。 切断干扰传播路径的常用措施如下： （1）充分考虑电源对单片机的影响。电源做得好，整

9、个电路的抗干扰就解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容组成形滤波电路，当然条件要求不高时也可用100电阻代替磁珠。 （2）如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加形滤波电路）。 （3）注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。 （4）电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机、继电器）与敏感元件（如单片机）远离。 （5）用地线把数字区与模拟区隔离。数字地与模拟地要分离，最后在一点接于电源地。A/D

10、、D/A芯片布线也以此为原则。 （6）单片机和大功率器件的地线要单独接地，以减小相互干扰。大功率器件尽可能放在电路板边缘。 （7）在单片机I/O口、电源线、电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器、屏蔽罩，可显著提高电路的抗干扰性能。 2.3 提高敏感器件的抗干扰性能 提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声的拾取，以及从不正常状态尽快恢复的方法。 提高敏感器件抗干扰性能的常用措施如下： （1）布线时尽量减少回路环的面积，以降低感应噪声。 （2）布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦合噪声。 （3）对于单片机闲置的I/O口，不要

11、悬空，要接地或接电源。其它IC的闲置端在不改变系统逻辑的情况下接地或接电源。 （4）对单片机使用电源监控及看门狗电路，如： IMP809，IMP706，IMP813， X5043，X5045等，可大幅度提高整个电路的抗干扰性能。 （5）在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字电路。 （6）IC器件尽量直接焊在电路板上，少用IC座。 2.4 其它常用抗干扰措施 （1）交流端用电感电容滤波:去掉高频低频干扰脉冲。 （2）变压器双隔离措施:变压器初级输入端串接电容,初、次级线圈间屏蔽层与初级间电容中心接点接大地,次级外屏蔽层接印制板地,这是硬件抗干扰的关键手段。次级加低通滤波器:

12、吸收变压器产生的浪涌电压。 （3）采用集成式直流稳压电源: 有过流、过压、过热等保护作用。 （4）I/O口采用光电、磁电、继电器隔离，同时去掉公共地。 （5）通讯线用双绞线:排除平行互感。 （6）防雷电用光纤隔离最为有效。 （7）A/D转换用隔离放大器或采用现场转换:减少误差。 （8）外壳接大地:解决人身安全及防外界电磁场干扰。 （9）加复位电压检测电路。防止复位不充分, CPU就工作,尤其有EEPROM的器件,复位不充份会改变EEPROM的内容。 （10）印制板工艺抗干扰： 电源线加粗，合理走线、接地，三总线分开以减少互感振荡。 CPU、RAM、ROM等主芯片,VCC和GND之间接电解电容及

13、瓷片电容，去掉高、低频干扰信号。 独立系统结构,减少接插件与连线，提高可靠性,减少故障率。 集成块与插座接触可靠,用双簧插座,最好集成块直接焊在印制板上，防止器件接触不良故障。 有条件的采用四层以上印制板,中间两层为电源及地。 单片机系统软件抗干扰方法 在提高硬件系统抗干扰能力的同时，软件抗干扰以其设计灵活、节省硬件资源、可靠性好越来越受到重视。下面以MCS-51单片机系统为例，对微机系统软件抗干扰方法进行研究。 1 软件抗干扰方法的研究 在工程实践中，软件抗干扰研究的内容主要是： 一、消除模拟输入信号的嗓声（如数字滤波技术）；二、程序运行混乱时使程序重入正轨的方法。本文针对后者提出了几种有效

14、的软件抗干扰方法。 1.1 指令冗余 CPU取指令过程是先取操作码，再取操作数。当PC受干扰出现错误，程序便脱离正常轨道“乱飞”，当乱飞到某双字节指令，若取指令时刻落在操作数上，误将操作数当作操作码，程序将出错。若“飞” 到了三字节指令，出错机率更大。 在关键地方人为插入一些单字节指令，或将有效单字节指令重写称为指令冗余。通常是在双字节指令和三字节指令后插入两个字节以上的NOP。这样即使乱飞程序飞到操作数上，由于空操作指令NOP的存在，避免了后面的指令被当作操作数执行，程序自动纳入正轨。 此外，对系统流向起重要作用的指令如RET、 RETI、LCALL、LJMP、JC等指令之前插入两条NOP，

15、也可将乱飞程序纳入正轨，确保这些重要指令的执行。 1.2 拦截技术 所谓拦截，是指将乱飞的程序引向指定位置，再进行出错处理。通常用软件陷阱来拦截乱飞的程序。因此先要合理设计陷阱，其次要将陷阱安排在适当的位置。 1.2.1 软件陷阱的设计 当乱飞程序进入非程序区，冗余指令便无法起作用。通过软件陷阱，拦截乱飞程序，将其引向指定位置，再进行出错处理。软件陷阱是指用来将捕获的乱飞程序引向复位入口地址0000H的指令。通常在EPROM中非程序区填入以下指令作为软件陷阱： NOP NOP LJMP 0000H 其机器码为0000020000。1.2.2 陷阱的安排 通常在程序中未使用的EPROM空间填00

16、00020000。最后一条应填入020000，当乱飞程序 落到此区，即可自动入轨。在用户程序区各模块之间的空余单元也可填入陷阱指令。当使用的中断因干扰而开放时，在对应的中断服务程序中设置软件陷阱，能及时捕获错误的中断。如某应用系统虽未用到外部中断1，外部中断1的中断服务程序可为如下形式： NOP NOP RETI 返回指令可用“RETI”，也可用“LJMP 0000H”。如果故障诊断程序与系统自恢复程序的设计可靠、 完善，用“LJMP 0000H”作返回指令可直接进入故障诊断程序，尽早地处理故障并恢复程序的运行。 考虑到程序存贮器的容量，软件陷阱一般1K空间有2-3个就可以进行有效拦截。 1.

17、3 软件“看门狗”技术 若失控的程序进入“死循环”，通常采用“看门狗”技术使程序脱离“死循环”。通过不断检测程序循环运行时间，若发现程序循环时间超过最大循环运行时间，则认为系统陷入“死循环”，需进行出错处理。 “看门狗”技术可由硬件实现，也可由软件实现。 在工业应用中，严重的干扰有时会破坏中断方式控制字，关闭中断。则系统无法定时“喂狗”，硬件看门狗电路失效。而软件看门狗可有效地解决这类问题。 笔者在实际应用中，采用环形中断监视系统。用定时器T0监视定时器T1，用定时器T1监视主程序，主程序监视定时器T0。采用这种环形结构的软件“看门狗”具有良好的抗干扰性能，大大提高了系统可靠性。对于需经常使用

18、T1定时器进行串口通讯的测控系统，则定时器T1不能进行中断，可改由串口中断进行监控（如果用的是MCS-52系列单片机，也可用T2代替T1进行监视）。这种软件“看门狗”监视原理是：在主程序、T0中断服务程序、T1中断服务程序中各设一运行观测变量，假设为MWatch、T0Watch 、T1Watch,主程序每循环一次，MWatch加，同样T0、T1中断服务程序执行一次，T0Watch、 T1Watch加。在T0中断服务程序中通过检测T1Watch的变化情况判定T1运行是否正常，在T1中断服务程序中检测MWatch的变化情况判定主程序是否正常运行，在主程序中通过检测T0Watch的变化情况判别T0是

19、否正常工作。若检测到某观测变量变化不正常，比如应当加1而未加1，则转到出错处理程序作排除故障处理。当然，对主程序最大循环周期、定时器T0和T1定时周期应予以全盘合理考虑。限于篇幅不赘述。2 系统故障处理、自恢复程序的设计 单片机系统因干扰复位或掉电后复位均属非正常复位，应进行故障诊断并能自动恢复非正常复位前的状态。 2.1 非正常复位的识别 程序的执行总是从0000H开始，导致程序从 0000H开始执行有四种可能：一、系统开机上电复位；二、软件故障复位；三、看门狗超时未喂狗硬件复位； 四、任务正在执行中掉电后来电复位。四种情况中除第一种情况外均属非正常复位，需加以识别。 2.1.1 硬件复位与

20、软件复位的识别 此处硬件复位指开机复位与看门狗复位，硬件复位对寄存器有影响，如复位后PC=0000H， SP07H，PSW00H等。而软件复位则对SP、SPW无影响。故对于微机测控系统，当程序正常运行时，将SP设置地址大于07H，或者将PSW的第5位用户标志位在系统正常运行时设为1。那么系统复位时只需检测PSW.5标志位或SP值便可判此是否硬件复位。图1是采用PSW.5作上电标志位判别硬、软件复位的程序流程图。此外，由于硬件复位时片内RAM状态是随机的，而软件复位片内RAM则可保持复位前状态，因此可选取片内某一个或两个单元作为上电标志。设 40H用来做上电标志，上电标志字为78H，若系统复位后

21、40H单元内容不等于78H，则认为是硬件复位，否则认为是软件复位，转向出错处理。若用两个单元作上电标志，则这种判别方法的可靠性更高。 2.1.2 开机复位与看门狗故障复位的识别 开机复位与看门狗故障复位因同属硬件复位， 所以要想予以正确识别，一般要借助非易失性RAM或者EEROM。当系统正常运行时，设置一可掉电保护的观测单元。当系统正常运行时，在定时喂狗的中断服务程序中使该观测单元保持正常值（设为 AAH），而在主程中将该单元清零，因观测单元掉电可保护，则开机时通过检测该单元是否为正常值可判断是否看门狗复位。 2.1.3 正常开机复位与非正常开机复位的识别 识别测控系统中因意外情况如系统掉电等

22、情况引起的开机复位与正常开机复位，对于过程控制系统尤为重要。如某以时间为控制标准的测控系统，完成一次测控任务需1小时。在已执行测控50分钟的情况下，系统电压异常引起复位，此时若系统复位后又从头开始进行测控则会造成不必要的时间消耗。因此可通过一监测单元对当前系统的运行状态、系统时间予以监控，将控制过程分解为若干步或若干时间段，每执行完一步或每运行一个时间段则对监测单元置为关机允许值，不同的任务或任务的不同阶段有不同的值，若系统正在进行测控任务或正在执某时间段，则将监测单元置为非正常关机值。那么系统复位后可据此单元判系统原来的运行状态，并跳到出错处理程序中恢复系统原运行状态。 2.2 非正常复位后

23、系统自恢复运行的程序设计 对顺序要求严格的一些过程控制系统，系统非正常复位否，一般都要求从失控的那一个模块或任务恢复运行。所以测控系统要作好重要数据单元、参数的备份，如系统运行状态、系统的进程值、当前输入、输出的值，当前时钟值、观测单元值等，这些数据既要定时备份，同时若有修改也应立即予以备份。 当在已判别出系统非正常复位的情况下，先要恢复一些必要的系统数据，如显示模块的初始化、片外扩展芯片的初始化等。其次再对测控系统的系统状态、运行参数等予以恢复，包括显示界面等的恢复。之后再把复位前的任务、参数、运行时间等恢复， 再进入系统运行状态。 应当说明的是，真实地恢复系统的运行状态需 要极为细致地对系

24、统的重要数据予以备份，并加以数据可靠性检查，以保证恢复的数据的可靠性。 其次，对多任务、多进程测控系统，数据的恢复需考虑恢复的次序问题，笔者实际应用的数据恢复过程流程图如图2所示。图中恢复系统基本数据是指取出备份的数据覆盖当前的系统数据。系统基本初始化是指对芯片、显示、输入输出方式等进行初始化，要注意输入输出的初始化不应造成误动作。而复位前任务的初始化是指任务的执行状态、运行时间等。 3 结束语 对于软件抗干扰的一些其它常用方法如数字滤波、RAM数据保护与纠错等，限于篇幅，本文未作讨论。在工程实践中通常都是几种抗干扰方法并用，互相补充完善，才能取得较好的抗干扰效果。从根本上来说，硬件抗干扰是主

25、动的，而软件是抗干扰是被动的。细致周到地分析干扰源，硬件与软件抗干扰相结合，完善系统监控程序，设计一稳定可靠的单片机系统是完全可行的。 I2C总线原理及应用实例 I2C(InterIntegrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。例如管理员可对各个组件进行查询，以管理系统的配置或掌握组件的功能状态，如电源和系统风扇。可随时监控内存、硬盘、网络、系统温度等多个参数，增加了系统的安全性，方便了管理。 1 I2C总线特点

26、I2C总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此I2C总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。总线的长度可高达25英尺，并且能够以10Kbps的最大传输速率支持40个组件。I2C总线的另一个优点是，它支持多主控(multimastering)， 其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。当然，在任何时间点上只能有一个主控。 2 I2C总线工作原理 2.1 总线的构成及信号类型 I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向

27、传送，最高传送速率100kbps。各种被控制电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工作，所以每个电路和模块都有唯一的地址，在信息的传输过程中，I2C总线上并接的每一模块电路既是主控器（或被控器），又是发送器（或接收器），这取决于它所要完成的功能。CPU发出的控制信号分为地址码和控制量两部分，地址码用来选址，即接通需要控制的电路，确定控制的种类；控制量决定该调整的类别（如对比度、亮度等）及需要调整的量。这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。 I2C总线在传送数据过程中共有三种类型信号， 它们分别是：开始信号、结束信号和应答信号。 开始信号：SCL为高

28、电平时，SDA由高电平向低电平跳变，开始传送数据。 结束信号：SCL为低电平时，SDA由低电平向高电平跳变，结束传送数据。 应答信号：接收数据的IC在接收到8bit数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。CPU向受控单元发出一个信号后，等待受控单元发出一个应答信号，CPU接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为受控单元出现故障。 目前有很多半导体集成电路上都集成了I2C接口。带有I2C接口的单片机有：CYGNAL的 C8051F0XX系列，PHILIPSP87LPC7XX系列，MICROCHIP的PIC16C6XX系列等。很多外

29、围器件如存储器、监控芯片等也提供I2C接口。 3 总线基本操作 I2C规程运用主/从双向通讯。器件发送数据到总线上，则定义为发送器，器件接收数据则定义为接收器。主器件和从器件都可以工作于接收和发送状态。 总线必须由主器件（通常为微控制器）控制，主器件产生串行时钟（SCL）控制总线的传输方向，并产生起始和停止条件。SDA线上的数据状态仅在SCL为低电平的期间才能改变，SCL为高电平的期间，SDA状态的改变被用来表示起始和停止条件。参见图1。 图1 串行总线上的数据传送顺序3.1 控制字节 在起始条件之后，必须是器件的控制字节，其中高四位为器件类型识别符（不同的芯片类型有不同的定义，EEPROM一

30、般应为1010），接着三位为片选，最后一位为读写位，当为1时为读操作，为0时为写操作。如图2所示。图2 控制字节配置3.2 写操作 写操作分为字节写和页面写两种操作，对于页面写根据芯片的一次装载的字节不同有所不同。关于页面写的地址、应答和数据传送的时序参见图3。3.3 读操作 读操作有三种基本操作：当前地址读、随机读和顺序读。图4给出的是顺序读的时序图。应当注意的是：最后一个读操作的第9个时钟周期不是“不关心”。为了结束读操作，主机必须在第9个周期间发出停止条件或者在第9个时钟周期内保持SDA为高电平、然后发出停止条件。4 实例：X24C04与MCS-51单片机软硬件的实现 X24C04是XI

31、COR公司的CMOS 4096位串行EEPROM，内部组织成5128位。16字节页面写。与MCS-51单片机接口如图5所示。由于SDA是漏极开路输出，且可以与任何数目的漏极开路或集电极 开路输出“线或”（wire-Ored）连接。上拉电阻的选择可参考X24C04的数据手册。下面是通过I2C接口对X24C04进行单字节写操作的例程。流程图及源程序如下图5 X24C04与51单片机接口；名称：BSENT ；描述：写字节 ；功能：写一个字节 ；调用程序：无 ；输入参数：A ；输出参数：无 BSEND: MOV R2,#08H ；1字节8位 SENDA: CLR P3.2 ； RLC A ；左移一位

32、MOV P3.3,C ；写一位SETB P3.2 DJNZ R2,SENDA ；写完8个字节？ CLR P3.2 ；应答信号 SETB P3.3 SETB P3.2 RET 5 结束语 在I2C总线的应用中应注意的事项总结为以下几点 : 1） 严格按照时序图的要求进行操作， 2） 若与口线上带内部上拉电阻的单片机接口连接，可以不外加上拉电阻。 3） 程序中为配合相应的传输速率，在对口线操作的指令后可用NOP指令加一定的延时。 4） 为了减少意外的干扰信号将EEPROM内的数据改写可用外部写保护引脚（如果有），或者在EEPROM内部没有用的空间写入标志字，每次上电时或复位时做一次检测，判断EEP

33、ROM是否被意外改写。 Keil C51分页模式Bankswitch在PSD813F2应用的实现 在十分复杂的8051控制系统中,软件的规模随着功能的加强而不断的扩大,可执行代码的长度也不断的增加，当代码的长度超过64K时问题就使得软硬件设计变得复杂了。本文将介绍一个利用Keil提供的分页模式Bankswitch实现8051寻址的代码空间突破64KB的实例。 1 Bankswitch原理 使用Keil的BL51可使用页面寻址的方式来增加代码空间。EPROM被分页，每页的大小和在页间进行跳转的方式取决于具体的应用。 Keil C51支持的分页方式有三种。1）利用单片机I/O口线。通常默认是P1口

34、，采用1条P1口线时， 分组数为2，采用5条P1口线时，最多可分为32个代码组，剩余的P1口线也可用于其他用途。2）利用片外数据存储器（XDATA）空间实现分页。指定一个XDATA端口字节实现分页操作，该字节中的剩余位，不能再用于其他目的。3）用户自定义方式实现分页。本文介绍的是其中的第二种。采用的分页方式、页数和地址在L51_BANK.A51中进行配置。 应当注意的是所有的页面代码要有一个共用空间。这个空间是处理器在任何时候都能够寻址的。这个区域存储包括中断向量、中断功能函数、可能调用其它EPROM页面的函数、C51库函数、在页面间跳转的代码和被多个页面代码使用的常量。通常在每页的底部都复制

35、公共代码。 一般情况下，页切换需要大约50个机器周期和2字节的堆栈空间。 2 8031与PSD813F2的硬件设计 PSD813F2内置128KB闪存，分为8个页面，每页空间16KB，内置可选的32KB启动存储器、2KB的SRAM、27个I/O端口、电源管理单元、40个可编程逻辑宏单元CPLD，通过JTAG串行接口允许在系统编程整个器件。适用于8031、MC68HC11、 Dallas、Z80等20余种单片机。 PSD813F2内含地址锁存器，因此PSD813F2的引脚可直接与8031相连，如图1所示。 3 Keil C51环境下分页实现 本文将PSD813F2片内的128KB的FLASH存储

36、器分为两个区（bank），地址范围从0000HffffH。 3.1 PSD Soft设置 1）在Page Register Definition步骤中选择pgr0,只分两页，如图2所示。在Chip Select Equation n步骤中设置rs0为0页，地址0000H07ffH；csiop地址4000H40ffH；fs0、fs1、fs2、fs3设置为0页，地址分别为0000H3fffH（如图3所示）、4000H7fffH、8000HbfffH、c000HffffH，fs4、fs5、fs6、fs7设置为1页。3.2 Keil C51工程设置 1）建一个KeilC51的新工程，命名为如PSD，在

37、菜单Project选择中选择Option for Target “Target 1”选择项，按图4所示进行项目配置。由于PSD813F2片内从FLASH为32KB。故在off-chip code memory-Eprom设为0x00000x7fff。如果这32KB用户未使用，也可空着不填。 在PSD813F2的PSDSoft Express已配置2KB的SRAM，地址范围为0x00000x07ff，故在off-chip Xdata memory-Ram设为0x0000，长度为0x0800。 在PSD813F2的PSDSoft Express已配置256个字节的CSIOP空间，地址范围为0x40

38、000x40ff， 故在off-chip Xdata memory-Ram设为0x4000，长度为0x00ff。 在PSD813F2的主FLASH为128KB，共分为8个物理页，已在PSDSoft Express软件中定义地址为0x80000xbfff，因此在KeilC51中如图4所示分为2个Banks，地址范围为0x00000xffff。 2）在KeilC51的安装目录KeilC51C51EXAMPLESBank_EX1中，把L51_Bank.A51文件的拷贝并加入到新工程。在L51_BANK.A51文件中需改以下代码。 A?B_NBANKS EQU 2 /定义最大页数(032)，可为2、4

39、、8、16和32。 ?B_MODE EQU 1 /0：通过8051单片机的I/O口进行分组切换，1：通过XDATA存储器单元进行分组切换，4：用户自定义切换方式。 ?B_XDATAPORT EQU 40E0H /如果?B_MODE被定义为1，就通过XDATA口定义XDATA口引脚地址/位来映射开关定义XDATA口地址40E0H。 3）新建主程序和各bank文件。 示例的工程主要是为演示Bankswitch,实现的功能较简单。在主文件psd1.c调用psd2.c中的两个子程序。 4）设置文件的属性。选择主文件psd1.c，选择Options for File，设置Code Bank为“bank#

40、0”，设置Stop on Exit为“Not Specified”如图5所示。类似地，Psd2.c设置为Bank #1。L51_Bank.A51设置为“default”。 5）设置好后，进行编译。.3 编程 打开PSDSoft Express软件，在Merge MCU Firmware with PSD模块中设置各个FLASH页面的地址和文件名，如图6所示主FLASH第0页(FS0)，地址：0x0000-0x3fff，文件名：psd.hoo 主FLASH第1页(FS4)，地址：0x0000-0x3fff，文件名：psd.ho1 通过FlashLink便可将文件下载到PSD813F2中，实现Ba

41、nkSwitch功能，使8031的可访问的地址空间超过64KB。 PSD3200系列产品的双串口使用和在系统编程实现 PSD系列器件的可编程特性及其潜在的优点已逐步为广大的产品设计和应用工程师所理解和掌握，并将其应用在各自的产品设计中，最近ST又推出了新一代在系统可编程内含8032核微控制器的PSD器件uPSD3200系列芯片,该系列产品具有高度整合特性和完整的在系统可编程特性，从而可使嵌入式系统的设计更加简单、灵活。 uPSD3200系列产品采用模块化设计，它包含一个标准的8032微控制器模块和一个PSD模块。采用模块化设计技术，将构成一个单片机应用系统所需的多个功能块，如8032core、

42、FLASH、SRAM、I/O、PLD、USB接口、I 2C接口、双URAT口、DDC通道（用于液晶显示）、PWM控制器、AD转换器等，集成在单一硅片上，为简化嵌入式应用系统的设计、缩短产品的开发周期、提高系统的可靠性、降低系统的成本、缩小产品尺寸提供了一条便利的捷径。该产品的主要特性可参考产品数据手册。本文以 uPSD3234A-40T6为例，介绍其双串口及ISP功能的使用。 1 双串口的使用 uPSD3200系列芯片提供两个标准的8032 UART 串行口。串口1连接到P3.0（RX）和P3.1（TX）。串口2连接到P1.2（RX）和P1.3（TX）。这两个串口为全双工接口，即接收和发送可以

43、同时进行。串行口的接收和发送是通过SBUF寄存器（对串口2是SBUF2寄存器）的访问进行的。串行I/O口有4种工作方式， 可以通过SCON寄存器（对串口2是SCON2寄存器）中的SM0和SM1位编程来选择。如表1所示。表1 串行I/O口4种工作方式串行口的波特率在方式0和方式2中是固定的，只有在方式1和方式3中波特率由定时器的溢出率决定。在uPSD3200系列中，定时器1和定时器2都可以用作串口1和串口2的波特率发生器，仅仅需要在T2CON和PCON寄存器中设置TCLK、TCLK1、 RCLK和RCLK2位就可以了，波特率由定时器1、2的初值TH1、RCAP2H和RCAP2L决定。 例如将串口

44、1和串口2 定义为19200波特率，使用定时器2作为波特率发生器的串口设置源程序如下 ： T2CON = 0x34; / 使用定时器2作为波特率发生器 / 使串口1使用定时器2作为波特率发生器 PCON |= 0x0C; / 使串口2使用定时器2作为波特率发生器 RCAP2L = 0xc6 ; /设置定时器2初值 RCAP2H = 0xff ; SCON = 0x50; / 初始化串口1 SCON2 = 0x50; / 初始化串口2 EA = 1; / 开中断 2 在系统编程（ISP）实现 在系统编程的物理连接 uPSD3200系列芯片为现场可编程器件，芯片的PSD配置、PLD阵列、Flash

45、存储器均能在系统编程。通过ST公司提供的PSDspft Express软件包，可生成各种编程器所需的目标文件，通过低成本的FlashLink编程适配器，其一端与PC机的并口相连，另一端则是标准14引脚的JTAG带状连接器，可直接与目标系统板上的JTAG接口相连，通过JTAG信号线对uPSD3200系列器件进行在系统编程。其物理连接如图1所示图1 JTAG接口物理连接图 uPSD3200系列器件内部的存储器的结构 256K字节的主FIash存储器，分成8个大小相同的块，每个块均可被设定为程序空间或数据空间，以分别用来存放程序或数据； 32K字节的第二FIash存储器，分成4个大小相同的块，每个块

46、均可被设定为程序空间或数据空间，以分别用来存放程序或数据； 8K字节的SRAM存储器，掉电时可自动切换到备用电源供电，以保持数据； uPSD3200系列器件内部的存储器大于64K，因此使用了分页技术，引入了8位的PAGE寄存器，使8032微控制器的寻址空间扩大256倍。具体设计中使用的页数，用户可以通过ST公司提供的PSDspft Express软件设置。如图2所示。图2 使用PSDspft Express软件对存储器分页PAGE寄存器共有8位，每一位可以定义两页， 如图1中我们定义了3位，也就是说，我们将器件中的存储器分成了8页，我们可以将器件内的每块FLASH存储器和SRAM分别定义到这8

47、页中，片内的8032微控制器在运行时通过改写PAGE寄存器中的值，就可以方便的寻址每块FLASH存储器和SRAM了。 uPSD3200在系统编程实现步骤 ST的PSDsoft Express软件包支持在系统编程，为了实现在系统编程，我们以ST的开发套件DK3200 为例，讲述在系统编程的过程。DK3200开发套件以uPSD3234A为核心，还包含一些用于演示PWM控制、AD转换等功能的源程序，因篇幅所限，我们仅讨论如何使用该开发套件实现在系统编程的功能。 为了实现在系统编程，我们按图1将DK3200目标板通过FlashLink编程适配器连接到PC机并口，然后启动PSDsoft Express软

48、件。现在我们点击PSDsoft Express “STMicroelectronics JTAG/ISP”对话框，这时你将被问到有多少JTAG设备在目标板上，可能选择“Only one”。然后进入下一步。 这时你将看到如图3显示JTAGISP Operations界面，我们首先进行第一步，在“Select Folder and programming file：”栏目中输入目标文件名（其文件扩展名为obj），也可用鼠标点击Browse按钮框， 以浏览并选取相关的文件，然后打开该文件。如选中DK3200_1obj文件名，并打开。在“Select device：”选择要编程的芯片型号，如PSD32

49、34A。然后我们开始第二步，在“Select operation：”栏目中我们选择ProgramVerify，在“Select PSD”栏目中选择All，表明我们要编程PSD芯片中所有结构，当然我们也可以通过该选项的下拉菜单仅对其中部分结构进行编程。在“Select of JTAG pins to use on”栏目中选择JTAG口类型，我们在下拉菜单中选择“6 pins”选项。在本步骤中，但我们点击“Properties”时，我们可以设置芯片在ISP过程中A,B,C,D口的输入输出状态和电平，这些选择由用户的应用决定。设置好这些选项以后，我们返回到JTAGISP Operations界面下，

50、点击“Exexute”，在系统编程开始，在该界面底下的记录窗口将显示进程。最后一步是告诉我们，在ISP结束以后，我们可以保存JTAG配置信息，点击“Save”，我们可以得到扩展名为.JCF的文件。当下次我们再次使用时，我们可以点击“Browse”导入该文件就可以恢复原来JTAG配置了。图3 JTAGISP Operations界面MSP430与A/D转换器TLC549/1549的接口 MSP430系列的许多型号内部都含有A/D转换器 （ADCs），例如MSP430F13x系列和MSP430F14x系列，内部均含有12位的A/D。但在许多应用场合，不需要12位的A/D，只需要8位或10位的A/D

51、就足够了。这时候用户可能会选择MSP430x11x系列，外部添加模数转换器。在典型应用中，低功耗、易操作的TLC549（8位A/D）或TLV1549（10位A/D）器件可经很方便地与MSP430连接。本文介绍一个MSP430F1121与TLC549的接口实例。 1 硬件设计 MSP430F1121使用三个I/O口与TLC549的接口串行相连，通过串行接口采样。TLC549完成A/D转换的时间小于17s。电路原理图如下所示。TLC549MSP430F1121应用电路2 工作原理 利用三个数字I/O接口，MSP430F1121驱动TLC549 A/D转换采用异步串行接口，在实际应用中，MSP430F1120的I/O管脚P2.0和P2.1用P2的方向寄存器（P2DIR）配置为输出，用P2的输出寄存器（P2OUT）提供相应位的输出缓冲信息。P2.0管脚与TLC549的选片管脚CS相连，P2.1管脚与TLC549的输入输出时钟I/O CLK相连。转换数据从TLC549的数据输出管脚DO读出，进入MSP430F1121的P2.3管脚。如上图所示，MSP430F1121选择了P2.