多相技术在FIR成形滤波器设计中的应用

1、 多相技术在FIR成形滤波器设计中的应用刘娜徐淑晓秦水介(贵州大学理学院贵州贵阳 550025摘 要: 介绍采用多相技术设计FIR成形滤波器的方法,并以一个8阶4倍插值成形滤波器的设计为例,验证该方法在减少硬件资源消耗和提高电路速度方面的有效性。关键词: 多相技术;插值;FIR成形滤波器中图分类号:TN713.7 文献标识码:A 文章编号:1671-7597(20110320076-010 引言y(n= h(3x(n-3+ h(7x(n-7可以看出在插零之后再滤波的FIR不是所有系数同时参与运算,因此现代通信中,为了有效地利用信道,在信号传输之前都要对信号进行可以用图2所示分时复用结构对电路进

2、行简化。频谱压缩,使其在消除码间串扰和达到最佳检测的前提下提高频谱的利用 率。FIR脉冲成形滤波器由于能有效降低这种串扰并提高频谱利用率,而在现代通信系统中得到了广泛应用。然而对于高性能要求的FIR滤波器,可能需要上百甚至更高的阶数,采用传统的乘累加设计方法导致了很高的硬件消耗。为此,我们根据成形滤波器滤波前需要插值的特点,提出了采用多相技术设计脉冲成形FIR的方法,与传统方法相比,节省了硬件资源,提高了电路速度。对高阶数字滤波器的应用有着重要的意义。1 传统FIR成形滤波器设计方法对于单位冲击响应为h(n的FIR滤波器而言,其系统函数可表示为图2 基于42抽头多相滤波器的内插器的符号表示这样

3、每4个时钟送入一个数据给变系数的滤波器,利用切换系数的方法轮流产生输出数据流。最终只用了2个乘法器和1个加法器实现了插值与它的直接实现方法如图1所示,其工作原理是用一系列的抽头系数滤波的功能,节省了硬件资源。而且从输入到输出最长时序路径只经过了C n乘以输入数据x n的延迟值,并对所得到的数据进行求和而得到输出值1个乘法器和1个加法器,可以提高电路速度。y n。这样一个8阶的FIR滤波器需要8次乘法和8次加法运算,计算量很大,3 仿真与验证并且最长的时序路径经过了1个乘法器和8个加法器,不利于提高电路速根据前面讨论的实现方法,对一个8阶4倍插值的成形滤波器进行了设度。 计,仿真波形图如图3所示

4、。 图1 经典FIR滤波器的通用表示图3 成形滤波器的仿真图2 多相FIR成形滤波器设计仿真与预期结果完全一致,并达到了脉冲成形的效果。利用DC综合工根据成形滤波器滤波前需要插值的特点,对于一个8阶4倍零插值的具分别对传统方法实现的FIR和采用多相技术实现的FIR进行了综合,结果FIR显示采用多相技术消耗的资源较传统方法节省了45.3%,时序也有了Y(n=h(0x(n+h(1x(n-1+h(2x(n-2+h(3x(n-1.5ns的改善。3+h(4x(n-4+h(5x(n-5+h(6x(n-6+h(7x(n-74 结论= h(0(n+ h(4(n-4基于频谱成形技术在滤波的同时需要插值的特点,采

5、用多相技术对脉+ h(1x(n-1+ h(5(n-5冲成形滤波器进行了设计。与传统的设计方法相比,它在滤波的同时实现+ h(2x(n-2+ h(6x(n-6了插值功能,省掉了额外的插值结构;并且降低了硬件资源消耗,提高了+ h(3x(n-3+ h(7x(n-7电路速度。1当x(n为有效码元时,x(n-1= x(n-2= x(n-3= x(n-5= x(n-6= x(n-7=0y(n= h(0x(n+ h(4x(n-42当x(n-1为有效码元时,x(n-0= x(n-2= x(n-3= x(n-4= x(n-6= x(n-7=0参考文献:y(n= h(1x(n-1+ h(5x(n-51邓重一,滤波技术的发展现状J.中国仪器仪表,2004(2:1-4.3当x(n-2为有效码元时,x(n-0= x(n-1= x(n-3= x2宗孔德,多抽样率信号处理M.北京:清华大学出版社,1996.7.(n-4= x(n-5= x(n-7=03王方,基带成形数字滤波器的设计J.无线电通信技术,2000, y(n= h(2x(n-2+ h6x(n-626(5:5-7.4当x(n-3为有效码元时,x(n-0= x(n-1= x(n-2= x4Vaidyanathan.P.Multirate digital filters,fil