基于MATLAB及FPGA的高速FIR滤波器的设计

1、2006年第7期信息技术中图分类号:T N713.1文献标识码:A文章编号:1009-2552(200607-0031-03基于MAT LAB及FPG A的高速FIR滤波器的设计张驰,郭黎利,孙岩(哈尔滨工程大学信息与通信工程学院,哈尔滨150001摘要:FIR滤波器是一种被广泛应用的基本的数字信号处理部件。现提出采用M AT LAB的窗函数方法设计并在FPG A上实现高速FIR滤波器的一种新的方案。这种结构采用流水线技术,通过对高速乘法器的合理分割并组合Wallace加法树阵列构成,可以方便地调整滤波器的阶数和系数,适合不同场合的应用。通过编程调试结果表明,该设计是可靠的,可作为高速数字滤波

2、器设计的较好方案。关键词:滤波器;M AT LAB;流水线;现场可编程门阵列器件A high speed FIRfilter design b ased on MA T LAB and FPG A deviceZHANG Chi,G UO Li2li,S UN Y an(College of I nform ation and Communication E ngineering,H arbin E ngineering U niversity,H arbin150001,China Abstract:FIR filter is a basic processing unit for digi

3、tal signal in comm on use.This paper presents a scheme which is designed with a FIR filter of high linear phase and can effectively realized in FPG A.This structure is made into effect by a rational division of the high-speed multiplier and recoganization in Wallace adder array tree with the aide of

4、 pipelining technology.The orders and the coefficients of the filter may flexibly be tuned, and it may suit to versatile applications.It is a better scheme for designing high speed digital filter through the programming and debugging.K ey w ords:filter;M AT LAB;pipelining;FPG AFIR数字滤波器被广泛的应用于数字信号处理(

5、DSP系统,它可以满足滤波器对幅度和相位特性的严格要求,避免模拟滤波器温漂和噪声等问题,具有精确的线性相位,容易用硬件实现,并且系统稳定。在非实时或低速系统中,FIR算法可以在DSP 或CPU上用软件实现,但是在一些实时性要求较高的如雷达控制或无线通讯等系统中,由于程序的顺序执行,此时传统直接型的FIR滤波器结构已不能满足高速系统的要求,其主要原因是受到乘法器和加法器电路的限制。FIR滤波器的直接型结构如图1所示,这种结构的时延为T N+N T A,其中T N为乘法器的延迟,TA为加法器的延迟,N+1为滤波器的阶数。显然,这种结构随滤波器阶数的增加延迟也相应迅速增加。本文使用流水线技术,通过对

6、基于改进Booth算法的并行乘法器的分割重组,结合4-2压缩加法器组成的Wallace加法树,以及最终加法器构成了一种高采样率的FIR滤波器。在流水线的结构下,几乎不增加任何延时就可以实现任何阶数的高速FIR滤波器。文章最后采用该结构实现了一种32阶的FIR滤波器,并对各个流水线级做了时延分析。图1普通的直接型FIR滤波器的结构收稿日期:2005-12-26作者简介:张驰(1978-,男,2001年毕业于哈尔滨工程大学,教师,研究方向为通信与信息系统。131Booth 乘法器结构与流水线技术111改进型Booth 算法的并行乘法器结构乘法器是通用微处理器以及数字信号处理器的一个基本元件,它的运

7、算速度直接影响到整个处理器运算的性能。本文采用的Booth 乘法器是基于改进型Booth 编码算法并以Wallace 加法树的并行结构来实现的,它主要由三个模块组成:Booth 编码模块、部分积加法器阵列模块以及最终加法器模块。这种结构通过改进型的Booth 编码,使得部分积的数目减为一半,对于N 位的乘法器来说,其部分积的数目成为N /2个。部分积加法器阵列将这N 2个部分积相加生成2N 位的进位项和2N 位的和项,最后,由进位传递加法器和进位选择加法器组成的最终加法器,将这2N 位的进位项和2N 位的和项相加产生乘积项。具体实现结构如图2所示。 图2Booth 乘法器结构在Booth 乘法

8、器设计中,部分积加法器阵列模块使用了由4-2压缩加法器组成的Wallace 加法树结构。由于使用4-2压缩加法器,电路的结构大大简化,并提高了性能。图2中间部分为Booth 乘法器部分积加法阵列模块的Wallace 树结构,其中每个小方框图为一个4-2压缩加法器,它有5个输入和3个输出端,在乘法器中能够将4个部分积压缩为两个新的积。另外,在这个4-2压缩加法器中C out2的产生与Cin 的输入无关,这正是设计者所需要的,因为C out2与下一个4-2压缩加法器的Cin 相连,如果它的产生与本身的Cin 有关,将产生较大的传输延迟,这一优点,使电路性能得到很大提高。最终加法器模块也是Booth

9、 乘法器设计中的一个关键部分,它的延时长短直接影响到最终乘积的产生速度。最终加法器的设计是低位部分采用超前进位加法器,高位部分采用进位选择加法器。1.2流水线技术流水线(Pipelining 技术的核心设计思想是把一个周期内执行的逻辑操作分成几步较小的操作,并在多个高速的时钟内完成,每一次逻辑小操作的结果都存储在寄存器中,被高速时钟同步以便下一个流水线单元使用,因而它是速度优化中最常用的技术之一,在现代的微处理器、数字信号处理器、高速数字系统设计中广泛应用。事实上使用流水线并不会减少设计中的总延时,有时甚至会增加插入寄存器的延时及信号同步的时间差,但却可以提高总体的运行速度。在设计流水线结构的

10、电路时,通常把延时较大的模块切割成几块延时大致相等的组合逻辑块,在这些组合逻辑块之间插入寄存器,整个流水线的工作时钟周期取决于组合逻辑块中延时最大的模块。2滤波器的结构优化2.1乘法器的分割本文对图2结构进行改进,将Booth 乘法器分割成两个部分,一部分为Booth 编码模块及部分积加法器阵列模块,另一部分为最终加法器模块。由于每个乘法器都会从部分积加法器阵列模块输出一个2N 位(N N 位的进位项以及一个2N 位的和项,对M 阶的滤波器,将会产生M 项2N 位的进位项及M 项2N 位的和项,本文对上述所得2M 项用由4-2压缩加法器组成的Wallace 加法树进行相加,从而压缩为一对新的和

11、项和进位项,并通过最终加法器相加得到滤波器的输出,这就把乘法器中分割出来的最终加法器模块移到了整个滤波器结构的最后,同时在结构上省掉这个模块,使本文设计的滤波器结构更加紧密。2.2流水线结构中模块的划分上述改进的FIR 滤波器结构可以用图3所示的3级流水线来实现,Booth 编码模块、部分积加法器阵列模块作为流水线设计的第一级,对2M 项数据压缩相加的Wallace 加法树作为流水线设计的第二级,最终加法器作为流水线设计的第三级。当实现的滤波器的阶数较低时,第一级是整个FIR 滤波器速度的瓶颈部分,它直接决定了整个滤波器的工作频率。当实现的滤波器的阶数很高时,第二级将成为滤波器速度的瓶颈,主要

12、取决于由4-2压缩加法器组成的Wallace 加法树的层数,对于M 阶的N 位FIR 滤波器,第一级流水线中Wallace 加法树的层数为log 2(N /4,第二级流水线中Wallace 加法树的层23数为log2M。图3流水线滤波器的改进结构2.3最终加法器的面积优化本文采用的Booth乘法器的最终加法器由进位选择加法器及超前进位加法器组成,由于使用流水线技术,要求这个部分的时延与其它流水线级近似相等,于是,当滤波器的输入输出位数N的值比较小时,可直接用全加器组成的进位传递加法器代替;如果N的值比较大,可采用2位或4位超前进位加法器来代替全加器组成最终加法器,从而可使设计面积优化。3滤波器

13、的M A T LA B设计与FPG A实现3.1参数提取设计指标如下:通带类型:低通;通带衰减:3dB采样频率:20MH z;截止频率:3MH z阻带截止频率: 3.5MH z;阻带衰减:30dB阶数:32;位数:8根据以上指标,利用M AT LAB函数很容易得到滤波器的系数h(n。本文选用汉明窗作为窗函数,计算出线性相位32阶FIS低通数字滤波器的特性参数如下:表1滤波器特性参数h(0,h(310.022263h(8,h(230.034335 h(1,h(300.015422h(9,h(220.0080853 h(2,h(29-0.0040165h(10,h(21-0.042512 h(3,

14、h(28-0.033998h(11,h(20-0.069989 h(4,h(27-0.056797h(12,h(19-0.033584 h(5,h(26-0.053203h(13,h(180.074002 h(6,h(25-0.020838h(14,h(170.209870 h(7,h(240.019023h(15,h(160.305560 3.2具体实现由M AT LAB函数得到的滤波器系数,用VH D L 编写了上述性能的滤波器,经Cadence公司的Build2 G ates逻辑综合工具综合,结果显示共使用实例(in2 stance628个,其中寄存器99个,由Booth编码及部分积加法

15、器阵列组合的模块32个,第二级流水线用4-2压缩加法器模块496个,最终加法器模块1个。模拟表明本文设计的滤波器结构,在实现32阶8位FIR滤波器下的采样率远高于20MH z,下面对整个滤波器的各个部分进行时延分析。在流水线结构的第一级,4-2压缩加法器组成的Wallace加法树的层数为1层,第二级为5层。对0.5m的C M OS 工艺,第一级的时延由表2给出,总时延为4.4ns,第2级时延为5x1.2+0.4=6.4ns。由此可以得到组合逻辑块最大时延为6.4ns。表2滤波器的时延分析X,Y驱动Booth编码部分积产生W allace加法树寄存器延迟总时延0.7ns 1.2ns0.5ns 1

16、.2ns0.8ns 4.4ns 因此本文可以实现的滤波器的采样频率最高可以达到156MH z。如果使用传统的滤波器结构进行同样阶数设计,则两者的性能对比如表3所示,最高采样率仅达10MH z。表3传统滤波器与本文设计滤波器采样率比较滤波器结构关键路径时延最高采样频率本文结构 6.4ns156MH z传统结构96ns10MH z3.3单元电路目前的FPG A器件只能进行定点值计算,从M AT LAB计算所得的h(n是浮点值,需要转换成定点值,即进行系数量化,可以用DSP技术中的Q 值法进行这种转换。量化系数用二进制的补码表示。从图3可以看出,上述改进的FIR滤波器结构可以用3级流水线来实现,本文

17、设计选用Altera公司的APEX20KE系列FPG A器件。该系列器件采用柔性互联技术(Flexible Interconnect,用大量的快速互联通道(Fast Track Interconnect进行连续快速的布线,并且布线的延迟是可预测的,因而非常适合这种需要大量布线资源的并行算法的数据型系统。它的IO最高可工作于250MH z的频率,完全可以满足高速的要求。4结论本文在设计上应用一种新型结构,并利用FPG A 的高速度、高密度的特点,设计了一个32阶的FIR 数字滤波器。同时给出电路的综合结果及电路门级的时延分析,通过与传统结构实现的滤波器的性能相比较,结果表明,流水线技术与Wall

18、ace压缩加法树的合理使用,使电路的性能及运行速度获得了极大的提高。可以满足一些高精度实时处理系统对精度和速度的要求。(下转第72页33 图1入侵检测的主要工作从以数据为中心的观点看,入侵检测本身就是一个数据采集和分析过程,入侵检测系统(I DS 是从网络和系统中收集并分析信息,找出入侵和滥用权限行为的检测系统。而网络心理学实验系统本身是从网络和系统中收集并分析信息,找出心理学研究感兴趣的用户并收集分析其行为的系统。(2都需要收集分散数据进行分析处理的过程入侵检测系统主要是对分散在各地的主机及网络数据进行检测的,而网络心理学实验系统是对分布在各处的用户及其网络行为进行监测分析的。 (3对本地规

19、则进行不断更新的过程由于网络入侵的形式和特征在不断地创新、改进和发展,所以对入侵进行检测的入侵检测系统的规则就不得不进行修改和变化。而对网络心理学而言,因研究对象的自变量的更改等原因,其规则也是需要不断修改的。3.2网络心理学实验体系的框架对应入侵检测系统而言,CI DF 的出现是为了解决不同入侵检测系统间的数据共享和通信问题。同样的,网络心理学体系也存在数据共享和通信问题。由此我们也提出网络心理学体系的框架结构同样分为4个模块:即事件产生器(E -Box 、事件分析器(A -Box 、事件数据库(D -Box 和响应发生器(R -box 。如图2所示,E -Box 产生网络心理学实验分析所需

20、的事件,A -Box 分析上述事件,依据给定的规则判断是否适合作为研究对象,D -Box 存储上面两个模块所生成的数据,供以后作查询和进一步的分析,R -box 依据分析模块产生的结果产生对应的动作。图2网络心理学系统框架4结束语给出了基于入侵检测系统在网络心理学中的应用,是针对网络心理学所存在的问题提出的一个新的方法,需要不断的实验改进。但是,正是由于基于移动代理的入侵检测系统的许多优点,才能在越来越多的领域里进行运用。参考文献:1林绚辉.网络成瘾现象研究概述J .中国临床心理学杂志,2002,10(1:74-76.2M annix M ,Locy T ,Clark K,et al.The

21、W eb s Dark S ide In the sha 2dows of cyberspace ,an ordinary week is a frightening timeJ .U.S.News &W orld Report ,2000,129(8:36-45.3Jeremy Q.Addicted to dot -com sexJ .Adv ocate (Los Angeles ,Calif ,2003(2:34-40.4Y oung K S.What makes on -line usage stimulating ?P otential expla 2nation for pathological Internet useC.Paper presented at the 105th Annual M eeting of the American Psychological Ass ociation ,August 15,1997.5DE NNING D E.An Intrusion De