数字电子技术考试重点问题汇总

1、复习常见问题汇总第一章 逻辑代数基础一、 数制编码1、各种进制之间的相互转化和用编码表示数例1、（10110.101）B=（_）D=（_）H=(_)8421BCD=(_)5421BCD=(_)余三BCD注意：此种题型重要，必须掌握。2、给定一个函数F，求它的反函数和对偶函数例2、已知，则，方法：求反函数的方法是：（1） 与和或互换，0和1互换，原变量和反变量互换，（2） 此互换过程不能改变原函数运算顺序，同时如果非号不是单变量的非号，则应保留。求对偶函数的方法是：（1） 与或互换，0和1互换，注意原变量和反变量不互换。（2） 互换过程不能改变原函数的运算顺序。解：二、 代数法化简逻辑函数1、

2、给定一个函数，求：与或式和与非与非式方法：求函数的与或式和与非与非式，采用先求与或式，然后两次求反即可例3、，采用代数法求F的与或式和与非与非式解：方法1：先求与或式，采用添项法解、此方法采用添项法，技巧性较强，此时可以先用卡诺图化简，从图上观察合并项的规律求出与或式后，再两次求非，即得函数的与非与非式2、给定一个函数，求：或非或非式，或与式，与或非式方法：先求反函数的与或式，然后求出函数的与或非式，再变形得或非或非式，或与式例4、，采用代数法求F的或非或非式，或与式，与或非式解： 三、 卡诺图法化简逻辑函数1、 一般逻辑函数的化简：（1） 求函数的与或式和与非与非式，可以采用圈1法,求出与或

3、式后两次求反。（2） 求函数的与或非，或非或非，或与式，采用圈0法，求出反函数的与或式，再求其他形式例题略2、 具有无关项的函数化简注意无关项的两种表示形式例5：（1）此种表示方法，最小项7，8，12，13是无关项例5：（2）注意约束条件在填图时的方法：第三章 基本逻辑门电路一、开门电阻和关门电阻：（1）对TTL结构的门电路来说，当其输入端通过电阻接地时，电阻的大小会影响输出的逻辑状态。当该电阻大于开门电阻（RON=2K），对输出的影响相当于该输入端接入高电平。当该电阻小于关门电阻（ROFF=0.7K），对输出的影响相当于该输入端接入低电平。（2）对CMOS结构的门电路来说，由于输入端栅极是绝

4、缘的，故当其输入端通过电阻接地时，无论该电阻大小是多少，该端子输入电压始终是0V。例6：逻辑电路如下图所示：（1）当其为TTL门时，写出输出逻辑表达式（2）当其为CMOS门时，写出输出逻辑表达式解：（1）（2）二、悬空输入端的问题：（1）、TTL门电路输入端悬空时，对输出端的作用相当于在该处接入高电平。（2）、COMS门电路输入端悬空时，容易感应静电导致门电路的损坏，故应根据需要接入确定的高低电平。例7、TTL电路如图所示，写出输出逻辑表达式：解：三、两个TTL门电路之间串联电阻的问题例8、TTL电路如下图所示，写出输出端的逻辑表达式解：此种题型主要考虑驱动门分别输出高低电平时，电阻的大小对负

5、载门输入电平的影响，电阻范围选择的计算方法如下：计算过程略，只给出结论：（1）当电阻较小时（一般取小于0.7K），该电阻对电路无影响；（2）当电阻较大时（一般取大于2K），负载门与电阻相连的输入端电平为高电平四、扇出系数的计算：因为CMOS电路输入端绝缘不取电流，故CMOS门电路驱动同类负载门的能力很强。故扇出系数的计算主要针对TTL门电路。例9、TTL电路如下图所示，计算其扇出系数： 解：对TTL门电路来说，如下图所示，要分别考虑其输出高电平和低电平时的负载能力：（1）前级门输出低电平时，带灌电流负载，其电流方向如下图示：此时的扇出系数为：其中：IOLMAX为TTL驱动门能够负载的最大灌电流

6、能力，IIL为TTL负载门输入低电平的输入电流。M为负载门的个数。（2）前级门输出高电平时，带拉电流负载，其电流方向如下图示：此时的扇出系数为：其中：IOHMAX为TTL驱动门能够负载的最大拉电流能力，IIH为TTL负载门输入高电平的输入电流。K为负载门的输入端的个数。故：N=MIN（NL，NH）五、TTLOC门，TTL三态门和CMOS传输门1、TTL OC门：注意事项：（1）输出端必须有上拉电阻；（2）输出直接相连可以完成线与例10、由TTLOC门构成的电路如图，写出输出的逻辑表达式：解：2、TTL三态门：注意事项：（1）使能端有效时，完成正常的逻辑功能，使能无效时，输出高阻态。（2）输出端

7、可以直接相连实现总线结构，但是此时使能端必须分时使能例11、电路如图示，写出C=1和0时L的表达式解：该电路为总线结构，分时使能：3、 CMOS传输门注意事项：（1）使能有效时，传输门导通，既可以传送模拟信号，也可以传送数字信号，且信号可以双向传送（2）使能无效时，输出高阻态例12、电路如下图所示，写出输出逻辑表达式解：根据电路图可以列出真值表如下图，故输出表达式为：第四章 组合逻辑电路一、基于门电路的组合逻辑电路分析设计此问题较简单，略，二、常用中规模组合逻辑器件（一）、编码器（略）（二）、译码器重点：二进制译码器74LS138及其应用1、74138的逻辑符号和真值表： 说明：（1）八个译码

8、输出端输出低电平有效，故其表达式为：（2）STA,STB,STC使能端同时为100时满足使能条件，可以用来扩展译码器。2、译码器功能的扩展：将3-8线扩展成4-16线译码器3、二进制译码器的应用：实现逻辑函数例13、用74138实现全加器（或者全减器，或者多数表决电路）解：先将函数写成最小项之和的形式，然后输出通过与非门实现。全加器： ， 电路如右图：（注意：输入三位代码如果用CBA表示，则C是高位，A是低位）全减器 ， 电路如右图：（三）数据选择器：74253，74153，741511、三个芯片的逻辑符号和功能（1）、双四选一数选器：74253，74153，逻辑符号相同 区别：74253使能

9、无效时，输出高阻态；74153使能无效时，输出低电平。所以两个芯片在扩展时，输出端的连接方法不同。（2）、八选一数据选择器：74151注：74151使能无效时，输出也是低电平。2、数选器的扩展例14、分别将74253和74153扩展成8选1数据选择器（注意输出端的不同接法）3、用数选器来实现组合逻辑函数方法：由于数选器的输出表达式是它的全部地址最小项和对应数据乘积之和，所以可以将一个函数也写成这种形式，然后用数选器来实现。例15、利用八选一数据选择器74LS151设计下面的电路：判断四位二进制数A3A2A1A0能否被3整除，如果能够整除，判断输入是否大于5。解：根据题意得表达式：(四)、数值比

10、较器1、两个四位数值比较器MC14585和74LS85，逻辑符号相同注意：关于级联端的一些说明（1）当A3A2A1A0=B3B2B1B0时，比较器的输出结果由级联端决定，当：（2）故如果级联端不用，应该将三个级联端接成010，使之不影响比较器得到的结果。2、 比较器位数的扩展：例15（1）、用7485构成8位数的比较器例15（2）、用7485构成9位数的比较器方法一：可采用3片85级联构成方法二：利用使能端：用一片85比较高4位数，一片比较低5位数，然后级联即可比较低5位时，级联端输入可以按照如下真值表设计故电路图如下：（四）、加法器：1、集成加法器：超前进位四位加法器74283，逻辑符号如下

11、注意：C-1是进位输入，C3是进位输出，可以扩展加法器的位数2、四位加法器的扩展：例16、将74283扩展成8位数的加法器：3、 加法器的应用：做代码转换电路：例16、用74283设计一个代码转换电路：（1）将8421BCD转换成5421BCD码（2）完成两个8421BCD码相加，结果也以8421BCD码显示解：（1）方法1：用74283和门电路实现：查阅8421BCD和5421BCD的编码表可知，当输入的代码为00000100时，两者编码相同，当输入代码在01011001时，5421BCD=8421BCD+0011，电路图如下图所示：方法2：可用74283和比较器7485实现解（2）、两个8

12、421BCD码相加，结果从000010010（0到18），结果是二进制码显示。欲修正成为8421BCD码显示，需要考虑如下几种情况：情况1：相加结果在00001001（09）的范围内，不需要修正情况2：相加结果在10101111（1015）的范围内，需要修正，方法是给相加的结果加0110情况3：相加结果在1000010010（1618）的范围内，需要修正，方法是给相加的结果加0110可根据以上分析结果列真值表：三、竞争冒险：定义：如果一个函数可以化成：判断方法：方法1：代数法；方法2：卡诺图法，画出给定函数的卡诺图，判断是否存在圆圈相切而不相交的现象。例17、判断下面的电路是否存在竞争冒险现象

13、，如果存在如何解决？解：利用卡诺图判断，看看是否有圆圈相切的地方,从图上看出两个圆圈存在相切现象，增加虚线所示圈即可消除相切，修改后的函数为：第五章 触发器第六章 时序逻辑电路一、基于触发器的时序电路分析设计1、基于触发器的时序电路分析（1）、同步时序电路的分析：分析方法：三大方程，一表，一图，一波形（如题目无特殊要求，可不画）例18、分析下图所示时序电路的逻辑功能求解过程略（2）、异步时序电路的分析分析方法和同步时序电路基本相同，只是写状态方程时要标明状态转移的条件，列状态转移真值表时，如果触发器有触发沿，就按照状态方程发生转移，否则状态保持不变。例19、分析下图所示逻辑功能，分析电路是否能

14、够自启动2、基于触发器的同步时序电路设计方法：和分析过程相反，先画状态转移图，然后求状态转移真值表，画次态卡诺图，圈图判断自启动，最后求驱动方程。例20、用JK触发器设计一个同步6进制加法计数器。二、常用中规模时序逻辑器件（一）移位寄存器1、移位寄存器74194的逻辑符号和功能：异步清零，低电平有效M1M0=00，保持M1M0=01，右移，数据从Q0移至Q3，DSR为右移数据输入M1M0=10，左移，数据从Q3移至Q0，DSL为左移数据输入M1M0=11，同步置数2、移位寄存器的扩展例21、将74194扩展成8位双向移位寄存器3、74194的应用：构成环形，扭环形计数器（1）、构成环形计数器（

15、以四位右移环形计数器为例）：注意：N位移位寄存器可以构成N进制计数器，该电路不能自启动（2）、构成扭环形计数器（以四位右移扭环形计数器为例）：注意：N位扭环形移位寄存器可以构成2N进制计数器，该电路不能自启动（二）计数器1、二进制计数器l 异步二进制：74LS293 (2-8-16进制计数器)l 同步二进制加法：74LS161，74LS163（1）、逻辑符号和逻辑功能：两者之间区别是：74161是异步清零，同步置数，清零置数都是低电平有效74161是同步清零，同步置数，清零置数都是低电平有效（2）计数器的扩展方式（以同步扩展为例）：例22、将74161扩展成8位二进制（或者256进制）计数器2

16、、十进制计数器l 异步十进制计数器：74290（7490）（异步2-5-10进制计数器）（1）逻辑符号和控制端功能（2）构成十进制有两种方式（注意两种输出代码的高低位不同）：8421BCD码（二乘以5）：CP=CP0，CP1=Q0，Q3Q2Q1Q0输出为8421BCD码电路如右图：l 5421BCD码（五乘以二）：CP=CP1，CP0=Q3，Q0Q3Q2Q1输出为5421BCD码电路如右图：（3）、扩展方法：l 同步十进制加法计数器：74160，74162（1）、逻辑符号和逻辑功能：两者之间区别是和74161与741631之间的区别相同：74160是异步清零，同步置数，清零置数都是低电平有效74162是同步清零，同步置数，清零置数都是低电平有效（2）计数器的扩展方式（以同步扩展为例）：例23、将74160扩展成100进制计数器3、任意进制计数器方法一：先将计数器扩展成一个较大的进制，然后采用清零或者置数法改成欲得