MAXPLUS II 与QUARTUS II操作范例

1、MAXPLUS II 与QUARTUS II操作范例一 MAXPLUS II 以绘图法设计基本逻辑闸(一) 输入设计1.执行MaxPlus II，程序加载后出现如图1-1所示的画面。图1-1 进入ALTERA之MAX+PLUS II程序之画面2.在File-Project中选Name出现一Dialog如图1-2所示，将Directories选为max2work，输入Project Name为cpldexprimit。图1-2 设定新绘图档之选择设定画面3.按下OK后，出现询问是否建立子目录cpldex，再按下是。图图1-3 询问是否建立子目录cpldex4.在File中选New，对话框出现后(

2、如图1-4所示)，选择第一项Graphic Editor file，再按下OK。图1-4 选择第一项Graphic Editor file5.出现一标题为Untitled-Graphic Editor的窗口，在此窗口中用mouse快速点一下，则出现一黑点如图1-5所示。由ALTERA公司所提供的PRIM组件库图1-5出现一标题为Untitled-Graphic Editor的窗口6.之后在Symbol中选Enter Symbol，则出现 Enter Symbol对话窗口，先在Symbol Libraries中选择第二项，再按鼠标左键两下。7. 再至Symbol Files中选“not”，之后在

3、图1-5黑点处便出现一NOT闸，如图1-4所示。图1-7 输入完成一个NOT闸画直角线工具8. 仿照步骤5，在此NOT闸左侧点一黑点，同样在Enter Symbol对话窗口中选一“input”组件，接着按下Window左侧一排工具列的第三个，再mouse连接NOT闸和input组件，此时Window如图1-8所示。图1-8 再输入完成一个input组件，并接线完成9. 在NOT闸右侧加入一“output”组件，将其连接至NOT闸的输出端如图1-9所示。图1-9 完成一个output组件，并接线完成10.在input及output组件的PIN_NAME上按两下，分别键入NOT_INNOT_OUT

4、名称，如图1-10。图1-10 设定输入、输出接脚名称11.依上述方法完成图1-11之电路图，对于图上已出现的组件，如input级output，可以使用选取复制贴上的方式输入。至此我们已完成输入设计部分了。12.选File>Save as将档案储存为primit.gdf，如图1-12。图1-12 储存档案（ 二）CPLD芯片设定及电路组译1. 首先必须设定所使用的CPLD之型号，选Assign>Device出现如图1-13所示之画面。在此先取消Show Only Fastest Speed Grades的设定，接着在Devices中选EP1K50QC208-3，再按下OK

5、。图1-13 设定芯片型号2. 选Assign>Global Project Device Options，出现如图1-14之画面，在此可设定电路结构资料加载其SRAM之模式，及其它各特殊接脚之保留而不被设定为一般I/O接脚用。在此则设定为被动串行式加载资料及不保留任何特殊接脚端，故所有的选择设定都不予选择，若有打勾而选择到时可再予压选去除。在Configuration Scheme选Passive Serial，Configuration Device选EPC2接着在Reserve及Tri-State已被选为X者全部去掉，再按下OK。图1-14 设定芯片的资料加载模式及接脚的是否保留3

6、. 并在Assing>Global Logic Synthesis项上将其Style选择为Fast模式如下图1-15所示，即整个CPLD之组译器要求仿真组合电路功能之设定，全区域之绕线要求则先选择为最快速 "FAST"之设定，而左下方之装置合成选项设定先只予选择开泄极项，而右下方之自动全区域之专用绕线讯号则可保留全选，如图1-14所示。图4-14 CPLD绕线设定之选项画面4. 选File>Project>Save&Check，出现如图1-15所示。先做存盘及绘图结构之检测。图1-15 Save&Check画面若有错误出现，则可能线路图有画

7、错，重新检查修改，再执 行Save&Check。执行Save&Check的另一目的是让编译器得到线路中输入输出Pin的名称资料，以便进行Pin的指定；我们必须指定输入输出Pin的位置，使其与实验板上输入输出组件一致。5. 选Max+PlusII>Floorplan Editor，再选Layout>Device View(非Lab View及非Full Screen)才会出现如图1-16所示之画面。在Unassigned Nodes&Pins中逐一地将符号分别为I及O的输入输出Pin，拖拉并放置于如图1-16的对应位置。(注意！若没有出现Node及Pin接脚名

8、称，则在左侧画笔标示图压按一下就会出现)图1-16 CPLD电路各输出入接脚之选择设定配置选File>Project>Save&Compile，出现图1-17之告知讯息，即表示Save&Compile完成。图1-17 Save&Compile7.完成Save&Compile后，会在电路图上的相对应Pin上标示出CPLD的接脚，如图1-18所示。图1-18 CPLD的接脚已经标示在电路图上（三）下载程序1 硬件准备：连接好JTAG下载电缆及KH-310电源线，插好连接排线，将KH-31001上CPLD/FPGA DOWNLOAD BOARD PORT的

9、JP20短路夹接到EXT一端。把CLK ELEMENT的短路夹接到1KHz。2 软件操作： 1）在线对FPGA进行配置a）Maxplus II ） b）Maxplus II 中选择FILE / programmer或点击programmer快捷按钮 c) 下拉菜单Option / Hardware Setup，选择BYTEBLSTER MV d) 把下载板的TDO、TDI短路夹接到FO、FI端，使当前选择的配置目标器件为FPGA。 e）选择菜单File/Select program file或双击Programmer 窗口的File下方，选择ledmatrix.sof f）打开KH-310 A

10、C电源开关 g）点击Configure2）下载到EPC2LC20，用EPC2对FPGA进行配置a) FILE / programmer，或点击programmer快捷按钮b) 选择Option / Hardware Setupc) 把下载板的TDO、TDI短路夹接到EO、EI端，使当前选择的配置目标器件为ERC2。d) 选择菜单File/Select program file或双击Programmer 窗口的File下方，选择ledmatrix.pof, e) 打开KH-310 AC电源开关f) 点击Programmer窗口的Programmerg) 把下载板J5拨码开关都拨到ON，使EPC2

11、的数据可以被加载到FPGA。把CLK ELEMENT的短路夹接到不同频率，观察现象 二 Quartus II 以绘图法设计基本逻辑闸1. 运行Quartus II，出现如下图界面： 图2.1 Quartus II操作界面2File-> New project wizard,进入工程建立向导。如图2.2，分别在三个空栏中添入工程存储路径、工程名及顶层文件名称。点击“Next”。图2.2 工程向导3如果输入路径还未存在，在出现的警告提示选择“是”图2.3 路径警告 4. 接着的窗口，如图2.4,为添加工程文件窗口,用来添加当前工程所要用到的已存在文件。本例不调用任何已存在文件,点击”Next

12、”进入下一步。图2.4 添加工程文件窗口5. 在如图EDA工具设置中,在Tool下拉窗口选择Design entry/synthesis 点击“Next” 2.5 工具选择窗口6. 进入如图2.6 的器件类选择窗口选择当前工程的目标器件,这里以CYCLONE为例。“Do you want to assign a specific?”中选择“Yes”,点击“Next”图2.6 器件类选择窗口7. 在图2.6 的器件选择窗口选择EP1C12Q240C8,点击“Next”图2.6 器件选择窗口8. 工程向导的最后是向导的总体设置确认窗口,如下。如确认,点击“Finish”,如有改动,选择“Back”

13、。2.7 向导总结9. 选择菜单栏 File->New,或点击快捷方式,出现如下窗口,选择“Block Diagram/Schematic File”,点击“OK”后就出现了图形输入的工作界面。如图2.9。2.8 新建文件选择窗口2.9 图形输入工作界面10. 选择菜单Edit->Insert Symbol,或点击,亦或双击画图工作区,出现如下界面,在Name栏中输入“NOT”,点击“OK”调入逻辑非门电路.2.10 插入电路选择模块窗口11. 同上,调入一个“INPUT”及一个“OUTPUT”。把输入与输出端与非门对应的输入输出端连接起来,如图2.11。双击输入端的“pin_na

14、me”改为nin，同样把输出改为nout。2.11电路图12. File-> Save或点击,保存文件名为notgate.bdf(一定要为先前输入的顶层文件名)。13. Processing-> Start Compiler或点击,编译当前工程。14. Assignment->Pins 或点击(选择pins),进入引脚分配窗口,如下图:图2.12 引脚分配窗口把输入输出信号定义到对应的脚位。然后同上13,15Assignment->Device，在如图2.13器件选项中点击“Device&pin options”,出现如图2.14窗口,在“configurati

15、on”选择“Passive serial”,选中“Use configuration device”并选择器件EPC2。点击“OK”后重新图2.13器件选项图2.14 器件与引脚选项16.下载配置:二实验步骤1）在线对FPGA进行配置a）运行Quartus II（ b）选择TOOS / programmer或点击programmer快捷按钮。 c) 点击 Hardware Setup，点击Add Hardware，选择BYTEBLSTER MV,双击BYTEBLSTER MV d) 把下载板的TDO、TDI短路夹接到FO、FI端，使当前选择的配置目标器件为FPGA。 e）点击Add File或双击Programmer 窗口的File下方，选择ledmatrix.sof,选中Program Configure。 f）打开KH-310 AC电源开关 g）点击Quartus II 软件下Programmer窗口的Start按钮，打开拨码开关IO13，下载完毕后观察七段数码管的情况。2）下载到EPC2LC20，用EPC2对FPGA进行配置a) 运行Quartus IIb) 选择TOOS / programmer或点击programmer快捷按钮c) 点击 Hardware Setup ，双击