_multisim仿真电路实例

1、现代电子技术工程设计与实践4.3 Multisim 10电路设计仿真实例电路设计仿真实例4.3.1 方波、三角波发生电路设计 4.3.2 数字时钟的设计现代电子技术工程设计与实践4.3.1 方波、三角波发生电路设计 n1. 方波和三角波发生电路 由集成运放构成的方波发生器和三角波发生器，一般均包括滞回比较器和RC积分器两大部分。把滞回比较器和积分器首尾相接形成正反馈闭环系统，如图4-42所示，则比较器U1输出的方波经积分器U2积分可得到三角波，三角波又触发比较器自动翻转形成方波，这样即可构成三角波和方波发生器。 现代电子技术工程设计与实践4.3.1 方波、三角波发生电路设计n2. 选取器件、仪

2、表、连线。n 图4-42 方波和三角波发生电路现代电子技术工程设计与实践4.3.1 方波、三角波发生电路设计n3. 仿真 点仿真按钮，双击示波器图标，如图点仿真按钮，双击示波器图标，如图4-43 为方波和三角波发生器输出波形图。为方波和三角波发生器输出波形图。由于采用运放组成积分电路，因此可实由于采用运放组成积分电路，因此可实现恒流充电，使三角波线性大大改善。现恒流充电，使三角波线性大大改善。 现代电子技术工程设计与实践4.3.1 方波、三角波发生电路设计n 图4-43 方波和三角波发生器输出波形现代电子技术工程设计与实践4.3.1 方波、三角波发生电路设计n4. 电路的参数 电路振荡频率：方

3、波幅值： UomUZ 三角波幅值：UomR1UZ /R2 调节RP可以改变振荡频率，改变此值可调节三角波的幅值。现代电子技术工程设计与实践4.3.2 数字时钟的设计n 1. 数字钟电路框图 数字时钟是用数字集成电路构成的，用数数字时钟是用数字集成电路构成的，用数码显示的一种现代化计数器，由校时电路、计码显示的一种现代化计数器，由校时电路、计数器、译码器和显示器等几部分组成。通过校数器、译码器和显示器等几部分组成。通过校时电路实现对时、分的校准。由于采用纯数字时电路实现对时、分的校准。由于采用纯数字硬件设计制作，与传统机械表相比，它具有走硬件设计制作，与传统机械表相比，它具有走时准确，显示直观，

4、无机械传动装置等特点。时准确，显示直观，无机械传动装置等特点。数字电子钟的电路组成方框图如图数字电子钟的电路组成方框图如图4-44所示。所示。现代电子技术工程设计与实践4.3.2 数字时钟的设计 n 图4-44 数字电子钟的电路组成框图现代电子技术工程设计与实践4.3.2 数字时钟的设计n 由图中可看出，1Hz的时钟脉冲送入秒计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。 由不同进制的计数器、译码器和显示器组成计时系统。“时”显示由二十四进制计数器、译码器、显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器、显示器构成。在本例中只介绍计数、译码及显示电路。 现代电子技术

5、工程设计与实践4.3.2 数字时钟的设计n 2. 计数器电路的设计 根据图4-44数字电子钟的逻辑方框图可清楚知道，显示“时”、“分”、“秒”需要六片中规模计数器。其中，“分”、“秒”计时各为60进制计数器，“时”位计时为24进制计数器，60进制计数器和24进制计数器都选用74LS290集成块来实现。实现的方法采用反馈清零法。现代电子技术工程设计与实践4.3.2 数字时钟的设计n（1）60进制计数器n1）60进制计数器电路如图4-45所示。实现方法采用反馈清零法。 n 图4-45 60进制计数器设计现代电子技术工程设计与实践4.3.2 数字时钟的设计n 由图4-45可知，74LS290计数器是

6、十进制异步计数器，用反馈归零方法实现十进制计数。U1是十进制计数器，U2和与非门组成六进制计数，U1和U2串联实现了六十进制计数。并用74LS20实现了在59时向高位的进位信号。现代电子技术工程设计与实践4.3.2 数字时钟的设计n2）60进制计数器子电路的创建 创建六十进制计数器子电路具体的操作步骤是：单击菜单栏中的Place，再选中Connetors中的SB/SC Connector，逐一把电路的输入输出替换。电路如图4-46。现代电子技术工程设计与实践4.3.2 数字时钟的设计 图4-46 60进制计数器子电路的创建现代电子技术工程设计与实践4.3.2 数字时钟的设计n 在Multisi

7、n平台上按住鼠标左键，拉出一个长方形，把用来组成子电路的那一部分全部选定。启动Place菜单中的Replace by Subcircuit，打开如图4-47所示的对话框，现代电子技术工程设计与实践4.3.2 数字时钟的设计n 图4-47 子模块命名对话框现代电子技术工程设计与实践4.3.2 数字时钟的设计n在其编辑栏内输入子电路名称，如Counter60，点击OK即得到如图4-48所示的子电路。n 图4-48 60进制计数子模块现代电子技术工程设计与实践4.3.2 数字时钟的设计n连接电路测试，和前面的60进制计数器功能一样如图4-49所示：n 图4-49 60进制计数子模块测试电路现代电子技

8、术工程设计与实践4.3.2 数字时钟的设计n（2）24进制计数器 n计数电路是由U1和U2组成的24进制计数电路，如图4-50所示： n 图4-50 24进制计数器电路现代电子技术工程设计与实践4.3.2 数字时钟的设计n 由图可看出，当由图可看出，当“时时”个位个位U2计数输入端第计数输入端第10个触发信号个触发信号U2来到时，来到时，U2计数器复零，进位端计数器复零，进位端QD向向U1“时时”十位计数器输出进位信号，当第十位计数器输出进位信号，当第24个个“时时”（来自（来自“分分”计数器输出的进位信号）脉冲到达时计数器输出的进位信号）脉冲到达时U2计数器的状态为计数器的状态为“0100”

9、，U1计数器的状态为计数器的状态为“0010”， 此时此时“时时”个位计数器的个位计数器的QC，和，和“时时”十位计数器的十位计数器的QB输出为输出为“1”。把它们分别送到。把它们分别送到U1和和U2计数器的清零端计数器的清零端R0（1）和）和R0（2），通过），通过74290内部的内部的R0（1）和）和R0（2）与非后清零，计数器复零，）与非后清零，计数器复零，完成完成24进制计数。子电路的创建方法与进制计数。子电路的创建方法与60进制计数器进制计数器子电路的创建方法相同，其电路如图子电路的创建方法相同，其电路如图4-51所示。所示。 现代电子技术工程设计与实践4.3.2 数字时钟的设计n

10、图4-51 24进制计数子模块电路现代电子技术工程设计与实践4.3.2 数字时钟的设计n（3）选取显示器件 用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极或共阴极显示器。74LS48译码器对应的显示器是共阴极（接地）显示器。在本设计中采用的是自带解码七段排列显示器。现代电子技术工程设计与实践4.3.2 数字时钟的设计 图 4-52 选取数码管现代电子技术工程设计与实践4.3.2 数字时钟的设计n （4）调时控制电路设计n为实现调时功能，设计实现了一个脉冲选择控制电路，如图4-53所示： 现代电子技术工程设计与实践4.3.2 数字时钟的设计n 图 4-53 调时控制模块电路现代电子

11、技术工程设计与实践4.3.2 数字时钟的设计 当开关A断开时，12端输出脉冲V2，闭合时，输出V3；开关B断开时，11端输出脉冲V2，闭合时，输出脉冲V3。将其接入时、分控制位便可实现脉冲选择控制实现调时、分的功能。生成模块如图4-54所示。现代电子技术工程设计与实践4.3.2 数字时钟的设计n 图 4-54 调时控制子模块X1choiceIO1IO1IO2IO2IO3IO3IO4IO4IO5IO5IO6IO6IO7IO7现代电子技术工程设计与实践4.3.2 数字时钟的设计n3. 数字钟总体电路测试n利用60进制和24进制递增计数器子电路构成的数字钟系统电路如图4-55 所示：现代电子技术工程设计与实践4.3.2 数字时钟的设计n 图4-55 数字钟总体电路 现代电子技术工程设计与实践4.3.2 数字时钟的设计n 从上图可知，在数字钟电路中，由两个60进制