数字电路参考题

1、数字电路与逻辑设计综合练习题及解答第一部分习题一、 填空1 将十进制数转换成等值的二进制数、十六进制数。（51625）10 = （）2= （）162（1997）10= （）余3BCD= （）8421BCD3（BF.5）16= （）24一位二进制数只有2个数，四位二进制数有个数；为计64个数，需要位二进制数。5二进制数（1101.1011）2的等值八进制数是（ ）8。6二进制数（1101.101）2的等值十进制数是（ ）10。7.欲对100个对象进行二进制编码，则至少需要（ ）位二进制数。8.二进制数为000000111111能代表（ ）个十进制整数。9为将信息码10110010配成奇校验码，其

2、配奇位的逻辑值为；为将信息码01101101配成偶校验码，其配偶位的逻辑值为。10格雷码的特点是。11n变量函数的每一个最小项有个相领项。12当时，同一逻辑函数的两个最小项（ ）。13变量的逻辑函数，为最小项，则有（ ）。14逻辑函数的反函数 （ ）。15逻辑函数的对偶函数是 （ ）。16多变量同或运算时， 0，则0的个数必须为（ ）。17逻辑函数的最小项表达式为（ ）。18. 逻辑函数的最简与或式为F( )。19逻辑函数（ ）。20巳知函数的对偶式，则它的原函数F（ ）。*21.正逻辑约定是（）、（）。22双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间，它由时间和时间两部分组成，

3、可用等式描述。23双极型三极管由饱和状态过渡到截止状态所需的过渡时间称为时间，它由时间和时间两部分组成，可用等式描述。24三极管反相器（或与非门）带灌电流负载时，负载电流的方向是从，此时反相器（或与非门）输出电平。25三极管反相器（或与非门）带拉电流负载时，负载电流的方向是从，此时反相器（或与非门）输出电平。26输入端的噪声容限说明。噪声容限越大说明该门的。27TTL与非门的导通延迟时间用表示，是截止延迟时间。平均传输延迟时间t pd =。28两个OC门的输出端（F 1 和F 2 ）可以，后的输出F与F 1 、F 2 之间的逻辑关系是，并称这种连接的逻辑关系为逻辑。29三态门的输出有三种状态，

4、分别为：态，态和态。30CMOS门电路的两种基本单元电路是：管和管串接的与管和管并接的。31ECL电路的抗干扰能力（填高或低），其工作速度在各种集成电路中（填最高或最低）。32在TTL与CMOS、ECL电路连接问题上，为了保证电路能够正常工作，主要需解决的问题就是和问题。 *33组合电路在逻辑功能上的特点是：。34组合电路在电路结构上的特点是：。35触发器的基本性质是。36同步触发器和主从边沿触发器的根本区别在于，。37与非门组成的基本触发器具有记忆能力的根本原因是由于。38JK触发器在任意状态下，为使次态为“0”，应使J，K。39T触发器是一种触发器，当T1时；T0时。40主从触发器只在CP

5、沿改变状态，而维持阻塞触发器只在CP沿改变状态。同步触发器在CP时均可改变状态。*41时序电路按时钟脉冲的驱动情况可以分成和两大类。42计数器是一种能的时序电路。43n位同步二进制加计数器的构成方法是：将n个无空翻的触发器分别接成触发器，使T，进位CO，计数脉冲CP直接接触发器的CP端。44移存器的串入并出功能可以实现。45设移位脉冲（CP）频率为1MHz，某串行码经16级移存器串入串出后，其延时时间为。二、选择题：1等于（36.7）10的8421BCD编码是（ ）。 A. 0110110.101 B. 0011110.1110 C. 00110110.0111 D. 110110.1112（

6、6B.2）16等值二进制数是（ ）。 A. 1101011.001 B. 01101010.01 C. 11101011.01 D. 01100111.013.若输入变量A，B全为1时，输出F=0，则其输出与输入的关系是( )。A. 异或 B. 同或 C与非 D. 或非 4. 在何种情况下，“或非”运算的结果是逻辑“0”。( ) A全部输入为“0” B全部输入为“1” C. 任一输入为“0”，其他输入为“1” D. 任一输入为“1”5. ,它们的逻辑关系是（ ）。A. B. C. D.和互为对偶式6.数字信号和模拟信号的不同之处是（）A. 数字信号在大小上不连续，时间上连续，而模拟信号则相反。

7、B. 数字信号在大小上连续，时间上不连续，而模拟信号则相反。C. 数字信号在大小和时间上均不连续，而模拟信号则相反。D. 数字信号在大小和时间上均连续，而模拟信号则相反。7.已知F=，选出下列（）可以肯定使F=0的情况：A. A=0,BC=1B.B=1,C=1B. C=1,D=0D.BC=1,D=18.一四输入端与非门，使其输出为0的输入变量取值组合有（）种。A. 15B.8B. 7D.19已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，判断是（）逻辑门的波形。A.与非门B.异或门C.同或门D.无法判断10. 一个16选1的数据选择器（十六路数据选择器），其地址输入（选择控制输入）端有

8、( )。A1个 B. 2个 C4个 D8个11摩尔型时序电路的输出( )A仅同当前外输入有关 B. 仅同电路内部状态有关C. 既与外输入也与内部状态有关 D. 与外输入和内部状态都无关12. n个触发器构成的扭环计数器中，无效状态有( )个。A BCD13一位842lBCD码计数器至少需要( )个触发器。A3 B4 C5 D1014时序逻辑电路中一定包含 。A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器15由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是F（）。A.ABB.C.D.三、分析设计题1用代数法化简函数FA为最简与或表达式2将函数式FABBCAC化为最小项表达

9、式3直接写出函数FA的对偶式F，并用反演规则写出其反演式4试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式5用卡诺图法化简为最简与或式FCAD（BC）A6用卡诺图法化简为最简与或式F7化简逻辑函数8卡诺图法化简函数为最简与或式。四、分析题1CMOS线路图如图所示，写出F的逻辑式，说明它是何种门电路。2电路如图所示，试对应于A、B、C端的波形画出该电路的输出波形。&EN1ENABBCY3分析如下逻辑图，求出Y1、Y2的逻辑式，列出真值表，指出逻辑功能。4. 设A、B、C为逻辑变量，试回答：（l）若已知AB=AC，则B=C，对吗？（2）若已知AB=AC，则B=C，对吗？（3）若已知则B=

10、C，对吗？5. TTL门电路组成图(a) (c)所示的电路。试写出函数F1，F2，F3的逻辑表达式。五、分析设计题1.试分析图中所示组合逻辑电路，B、C为控制输入端，A3 A2 A1 A0为数据输入端。说明该电路具有哪几种逻辑功能。2用与非门设计一个组合逻辑电路，完成如下功能：只有当三个裁判（包括裁判长），或一个裁判长和另一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮（或铃响），表示此次举重成功，否则，就表示举重失败。3某组合逻辑电路如图所示，分析该电路实现的逻辑功能。 E A 0 A 1片4Y 0 Y 1 Y 2 Y 3 E A 0 A 1 A 2片1Y 0 Y 7 E A 0 A 1

11、 A 2片0Y 0 Y 7 E A 0 A 1 A 2片2Y 0 Y 7 E A 0 A 1 A 2片3Y 0 Y 7A 0 A 1 A 2注：图中E为使能端A 3 A 4 4下图中片04均为译码器，指出当输入代码为A4 A3 A2 A1 A0=10101时，片03中的哪一片工作？该片中的哪一条输出线有效？5 分析用四选一数据选择器构成的电路，写出Y的最简与或式。6 分析如下电路，写出逻辑式，列出真值表，指出逻辑功能。A BF0 00 11 1 10C17 用一个四选一数据选择器设计实现下述逻辑功能的组合电路。8 用8选1数据选择器实现逻辑函数F=（2，4，5，7）。9 试用下图所示的4选1数

12、据选择器设计一组合电路。从电路的输入端（A、B、C、D）输入余3BCD码，输出为F。当输入十进制数码0、2、4、5、7的对应余3BCD码时，F=1；输入其它余3BCD码时，F=0。（输入端允许用反变量）YI0I1I2I3 A1 A0YS10用数据选择器组成的电路如图所示。试写出该电路输出函数的逻辑表达式。六分析设计题1 试画出如下逻辑电路的P端输出波形，要求对应CP输入时钟和A输入波形画出输出波形P。已知维持阻塞D触发器的初始状态为“1”（忽略触发器的传输延迟时间）。2 由主从JK触发器组成的逻辑电路如下图所示，试对应CP波形画出Q的波形。（设触发器的初始态为“0”，且画图时忽略触发器的延迟时间）。3 逻辑电路及CP、A的电压波形如下图所示，试画出Q的波形。（设触发器的初始态为“1”，且不考虑器件的传输延迟时间）。4设TTL主从JK触发器的初态为“0”, 输入端的信号如图所示，画出输出端Q的波形。5.已知维持阻塞D触发器组成的电路，输入端的信号如图所示。（1） 写出Q端的表达式。（2） 说明B端的作用。（3） 画出输出端Q的波形。七分析设计题1 74LS161组成的时序逻辑电路如下图所示，请对应CP波形画出输出Q0 Q1 Q2 Q3的波形。2 用74LS195连接成的电路如图所示，试分析该电路，列出状态表，指出其功能、F端的