微处理办法器和系统结构

1、微处理办法器和系统结构236=64GB存储单元，地址线宽度决定了访存空间。或I/O口CS左移4位20位地址加法器16位20位或偏移地址1 10 00 00 01 11 10 01 10 00 01 11 10 01 11 10 00 00 01 11 10 00 01 10 00 00 00 01 11 10 00 01 10 01 11 10 00 01 11 10 01 10 01 10 01 10 00 01 1第三位向第四位有进位第三位向第四位有进位 AF=1；0 00 00 01 11 10 00 01 11 10 01 10 00 00 01 11 10 00 01 10 00 0

2、0 00 01 11 10 00 01 10 00 01 10 01 11 10 00 01 10 00 00 01 11 10 00 0第三位向第四位没有借位第三位向第四位没有借位 AF=0；标志名标志名标志为标志为1 1标志为标志为0 0OFOF溢出溢出( (是是/ /否）否）OVOVNVNVDFDF方向（减量方向（减量/ /加量加量) )DNDNUPUPIFIF中断中断( (允许允许/ /关闭关闭) )EIEIDIDISFSF符号符号( (负负/ /正正) )NGNGPLPLZFZF零零( (是是/ /否）否）ZRZRNZNZAFAF辅助进位辅助进位( (是是/ /否）否）ACACNAN

3、APFPF奇偶标志奇偶标志( ( 偶偶/ /奇奇) )PEPEPOPOCFCF进位标志进位标志( (是是/ /否）否）CYCYNCNCBHERDTESTMXWRINTARDENIO210SSS0GT/RQ1GT/RQLOCKMMX82828282DI1DI2DI3DI4DI5DI6DI7DO1DO2DO3DO4DO5DO6DO7D QDOCLKDI00STBOEDO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0A0B08286OETA1A2A3A5A4A6A

4、7B1B2B3B5B4B6B7B0A1A2A3A4A5A6A7OEGNDB1B2B3B4B5B6B7TVCCA082861234567891020191817161514131211状态译码器控制逻辑控制信号发生器命令信号发生器S0S1S2AMWCIORCIOWCAIOWCINTAMWTCMRDCCLKAENCENIOBDT/RDENALEMCE/PDEN+5VGND8086状态信息控制输入IOBCLKS1DT/RALEAENMRDCAMWCMWTCGNDVCCS0S2MCE/PDENDENCENINTAIORCAIOWCIOWC8288总线控制器12345678910201918171615

5、1413121182888288输出命令输出命令CPUCPU状态状态中断响应中断响应读读I/OI/O端口端口写写I/OI/O端口端口暂停暂停取指令取指令读存储器读存储器写存储器写存储器无源状态无源状态INTAINTAIORCIORCIOWCIOWC AIOWCAIOWC无无MRDCMRDCMRDCMRDCMWTC,MWTC,AMWCAMWC无无0 0 00 0 00 0 10 0 11 1 11 1 11 1 01 1 01 0 01 0 00 1 10 1 10 1 00 1 01 0 11 0 1S S2 2 S S1 1 S S0 0T1T2T3TwT4T1T2T3T4T Ti iT T

6、i iT1T2T3TwTwT4T Ti iT1 在两个总线周期之间执行空闲周期TiTw状态用来等待内存或I / O 接口的响应典型的8 0 8 6总 线 周 期序列总线周期总线周期时钟周期BHE 较 低 地 址 偶 数 地 址 奇 数 地 址 M 偶 数 地 址 奇 数 地 址 偶 数 地 址 奇 数 地 址 偶 数 地 址 奇 数 地 址 偶 数 地 址 奇 数 地 址 (a) 读 偶 地 址 中 的 字 节 读 的 字 节 被 8086 CPU (b) 读 奇 地 址 中 的 字 节 忽 略 的 字 节N 忽 略 的 字 节N 字 节N 读 的 被 被 读 字 的 (c) 读 偶 地 址 中 的 字 忽